Autor Chattopadhyay, Anupam
|
|
Documentos disponibles escritos por este autor (5)
Hacer una sugerencia Refinar búsqueda
Título : Domain Specific High-Level Synthesis for Cryptographic Workloads Tipo de documento: documento electrónico Autores: Khalid, Ayesha, Autor ; Paul, Goutam, Autor ; Chattopadhyay, Anupam, Autor Mención de edición: 1 ed. Editorial: Singapore [Malasya] : Springer Fecha de publicación: 2019 Número de páginas: XXII, 237 p. 190 ilustraciones, 73 ilustraciones en color. ISBN/ISSN/DL: 978-981-10-1070-5 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Criptografía Cifrado de datos (Informática) Sistemas de seguridad Circuitos y sistemas electrónicos Criptología Ciencia y tecnología de seguridad Índice Dewey: 6.213.815 Resumen: Este libro ofrece un estudio en profundidad del diseño y los desafíos que aborda una herramienta de síntesis de alto nivel dirigida a una clase específica de núcleos criptográficos, es decir, la criptografía de clave simétrica. Con la ayuda de estudios de casos detallados, también analiza estrategias de optimización que no pueden ser emprendidas automáticamente por CRYKET (kit de herramientas de núcleos criptográficos). La naturaleza dinámica de la criptografía, donde con frecuencia surgen nuevas funciones criptográficas y ataques, significa que dicha herramienta puede ayudar a los criptógrafos a acelerar la ciclo de diseño de integración a muy gran escala (VLSI) mediante la exploración rápida de varias alternativas de diseño antes de alcanzar una opción de diseño óptima. Las características incluyen flexibilidad en los procesadores criptográficos para admitir esquemas criptoanalíticos emergentes; diseños multinacionales eficientes en el área que admiten diversas funciones criptográficas y escalabilidad del diseño en gráficos modernos; unidades de procesamiento (GPU). Estos estudios de casos sirven como guía para los criptógrafos que exploran el diseño de implementaciones criptográficas eficientes. Nota de contenido: Introduction -- Background -- Dwarfs of Cryptography -- High Level Synthesis for Symmetric Key Cryptography -- Manual Optimizations for Efficient Designs -- Study of Flexibility -- Study of Scalability -- Efficient Cryptanalytic Hardware -- Conclusion and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Domain Specific High-Level Synthesis for Cryptographic Workloads [documento electrónico] / Khalid, Ayesha, Autor ; Paul, Goutam, Autor ; Chattopadhyay, Anupam, Autor . - 1 ed. . - Singapore [Malasya] : Springer, 2019 . - XXII, 237 p. 190 ilustraciones, 73 ilustraciones en color.
ISBN : 978-981-10-1070-5
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Criptografía Cifrado de datos (Informática) Sistemas de seguridad Circuitos y sistemas electrónicos Criptología Ciencia y tecnología de seguridad Índice Dewey: 6.213.815 Resumen: Este libro ofrece un estudio en profundidad del diseño y los desafíos que aborda una herramienta de síntesis de alto nivel dirigida a una clase específica de núcleos criptográficos, es decir, la criptografía de clave simétrica. Con la ayuda de estudios de casos detallados, también analiza estrategias de optimización que no pueden ser emprendidas automáticamente por CRYKET (kit de herramientas de núcleos criptográficos). La naturaleza dinámica de la criptografía, donde con frecuencia surgen nuevas funciones criptográficas y ataques, significa que dicha herramienta puede ayudar a los criptógrafos a acelerar la ciclo de diseño de integración a muy gran escala (VLSI) mediante la exploración rápida de varias alternativas de diseño antes de alcanzar una opción de diseño óptima. Las características incluyen flexibilidad en los procesadores criptográficos para admitir esquemas criptoanalíticos emergentes; diseños multinacionales eficientes en el área que admiten diversas funciones criptográficas y escalabilidad del diseño en gráficos modernos; unidades de procesamiento (GPU). Estos estudios de casos sirven como guía para los criptógrafos que exploran el diseño de implementaciones criptográficas eficientes. Nota de contenido: Introduction -- Background -- Dwarfs of Cryptography -- High Level Synthesis for Symmetric Key Cryptography -- Manual Optimizations for Efficient Designs -- Study of Flexibility -- Study of Scalability -- Efficient Cryptanalytic Hardware -- Conclusion and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Emerging Technology and Architecture for Big-data Analytics / Chattopadhyay, Anupam ; Chang, Chip Hong ; Yu, Hao
Título : Emerging Technology and Architecture for Big-data Analytics Tipo de documento: documento electrónico Autores: Chattopadhyay, Anupam, ; Chang, Chip Hong, ; Yu, Hao, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XI, 330 p. 162 ilustraciones, 98 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-54840-1 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Investigación cuantitativa Circuitos y sistemas electrónicos Arquitecturas de procesador Análisis de datos y Big Data Índice Dewey: 621.3815 Resumen: Este libro describe el estado actual del arte en análisis de big data, desde una perspectiva de tecnología y arquitectura de hardware. La presentación está diseñada para ser accesible a una audiencia amplia, con conocimientos generales de diseño de hardware y cierto interés en el análisis de big data. La cobertura incluye tecnología y dispositivos emergentes para análisis de datos, diseño de circuitos para análisis de datos y arquitectura y algoritmos para respaldar el análisis de datos. Los lectores se beneficiarán del contexto realista utilizado por los autores, que demuestra qué funciona, qué no funciona y cuáles son los problemas fundamentales, las soluciones, los próximos desafíos y oportunidades. Proporciona una referencia de fuente única sobre arquitecturas de hardware para análisis de big data; Cubre varios niveles de abstracción y flujo de diseño de hardware de análisis de big data, desde dispositivos hasta circuitos y sistemas; Demuestra cómo las plataformas de hardware basadas en memoria no volátil (NVM) pueden ser una solución viable a los desafíos existentes en la arquitectura de hardware para el análisis de big data. Nota de contenido: Part I State-of-the-Art Architectures and Automation for Data-analytics -- Chapter 1. Scaling the Java Virtual Machine on a Many-core System -- Chapter 2.Scaling the Java Virtual Machine on a Many-core System -- Chapter 3.Least-squares based Machine Learning Accelerator for Big-data Analytics in Smart Buildings -- Chapter 4.Compute-in-memory Architecture for Data-Intensive Kernels -- Chapter 5. New Solutions for Cross-Layer System-Level and High-Level Synthesis -- Part II New Solutions for Cross-Layer System-Level and High-Level Synthesis -- Chapter 6.Side Channel Attacks and Efficient Countermeasures on Residue Number System Multipliers -- Chapter 7. Ultra-Low-Power Biomedical Circuit Design and Optimization: Catching The Don't Cares -- Chapter 8.Acceleration of MapReduce Framework on a Multicore Processor -- Chapter 9. Adaptive dynamic range compression for improving envelope-based speech perception: Implications for cochlear implants -- Part III Emerging Technology, Circuits and Systems for Data-analytics -- Chapter 10. Emerging Technology, Circuits and Systems for Data-analytics -- Chapter 11. Energy Efficient Spiking Neural Network Design with RRAM Devices -- Chapter 12. Efficient Neuromorphic Systems and Emerging Technologies - Prospects and Perspectives -- Chapter 13. In-memory Data Compression Using ReRAMs -- Chapter 14. In-memory Data Compression Using ReRAMs -- Chapter 15.Data Analytics in Quantum Paradigm – An Introduction. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Emerging Technology and Architecture for Big-data Analytics [documento electrónico] / Chattopadhyay, Anupam, ; Chang, Chip Hong, ; Yu, Hao, . - 1 ed. . - [s.l.] : Springer, 2017 . - XI, 330 p. 162 ilustraciones, 98 ilustraciones en color.
ISBN : 978-3-319-54840-1
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Investigación cuantitativa Circuitos y sistemas electrónicos Arquitecturas de procesador Análisis de datos y Big Data Índice Dewey: 621.3815 Resumen: Este libro describe el estado actual del arte en análisis de big data, desde una perspectiva de tecnología y arquitectura de hardware. La presentación está diseñada para ser accesible a una audiencia amplia, con conocimientos generales de diseño de hardware y cierto interés en el análisis de big data. La cobertura incluye tecnología y dispositivos emergentes para análisis de datos, diseño de circuitos para análisis de datos y arquitectura y algoritmos para respaldar el análisis de datos. Los lectores se beneficiarán del contexto realista utilizado por los autores, que demuestra qué funciona, qué no funciona y cuáles son los problemas fundamentales, las soluciones, los próximos desafíos y oportunidades. Proporciona una referencia de fuente única sobre arquitecturas de hardware para análisis de big data; Cubre varios niveles de abstracción y flujo de diseño de hardware de análisis de big data, desde dispositivos hasta circuitos y sistemas; Demuestra cómo las plataformas de hardware basadas en memoria no volátil (NVM) pueden ser una solución viable a los desafíos existentes en la arquitectura de hardware para el análisis de big data. Nota de contenido: Part I State-of-the-Art Architectures and Automation for Data-analytics -- Chapter 1. Scaling the Java Virtual Machine on a Many-core System -- Chapter 2.Scaling the Java Virtual Machine on a Many-core System -- Chapter 3.Least-squares based Machine Learning Accelerator for Big-data Analytics in Smart Buildings -- Chapter 4.Compute-in-memory Architecture for Data-Intensive Kernels -- Chapter 5. New Solutions for Cross-Layer System-Level and High-Level Synthesis -- Part II New Solutions for Cross-Layer System-Level and High-Level Synthesis -- Chapter 6.Side Channel Attacks and Efficient Countermeasures on Residue Number System Multipliers -- Chapter 7. Ultra-Low-Power Biomedical Circuit Design and Optimization: Catching The Don't Cares -- Chapter 8.Acceleration of MapReduce Framework on a Multicore Processor -- Chapter 9. Adaptive dynamic range compression for improving envelope-based speech perception: Implications for cochlear implants -- Part III Emerging Technology, Circuits and Systems for Data-analytics -- Chapter 10. Emerging Technology, Circuits and Systems for Data-analytics -- Chapter 11. Energy Efficient Spiking Neural Network Design with RRAM Devices -- Chapter 12. Efficient Neuromorphic Systems and Emerging Technologies - Prospects and Perspectives -- Chapter 13. In-memory Data Compression Using ReRAMs -- Chapter 14. In-memory Data Compression Using ReRAMs -- Chapter 15.Data Analytics in Quantum Paradigm – An Introduction. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Energy Efficient High Performance Processors : Recent Approaches for Designing Green High Performance Computing Tipo de documento: documento electrónico Autores: Haj-Yahya, Jawad, Autor ; Mendelson, Avi, Autor ; Ben Asher, Yosi, Autor ; Chattopadhyay, Anupam, Autor Mención de edición: 1 ed. Editorial: Singapore [Malasya] : Springer Fecha de publicación: 2018 Número de páginas: XIV, 165 p. 73 ilustraciones, 68 ilustraciones en color. ISBN/ISSN/DL: 978-981-10-8554-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 6.213.815 Resumen: Este libro explora técnicas de eficiencia energética para sistemas informáticos de alto rendimiento (HPC) que utilizan métodos de gestión de energía. Adoptando un enfoque paso a paso, describe los flujos, algoritmos y mecanismos de administración de energía que se emplean en procesadores modernos como Intel Sandy Bridge, Haswell, Skylake y otras arquitecturas (por ejemplo, ARM). Además, incluye ejemplos prácticos y estudios recientes que demuestran cómo los procesadores modernos gestionan dinámicamente amplios rangos de potencia, desde unos pocos milivatios en el estado de energía inactivo más bajo hasta decenas de vatios en el estado turbo. Además, el libro explica cómo se gestionan las entregas térmicas y de energía en el contexto de este enorme rango de potencia. El libro también analiza las diferentes métricas de eficiencia energética, presenta varios métodos y aplicaciones de estimación de potencia y energía y muestra cómo, mediante el uso de métodos innovadores de estimación de potencia y nuevos algoritmos, los procesadores modernos pueden optimizar métricas como potencia, energía y rendimiento. . Se presentan diferentes herramientas de estimación de energía, incluidas herramientas que desglosan el consumo de energía de los procesadores modernos en la granularidad del núcleo/hilo del subprocesador. El libro también investiga métodos de coordinación de software, firmware y hardware para reducir el consumo de energía, por ejemplo, un método de administración de energía asistido por compilador para superar las excursiones de energía. Por último, examina los algoritmos de firmware para el cambio de tamaño de la caché dinámica y el escalado dinámico de voltaje y frecuencia (DVFS) para los subsistemas de memoria. Nota de contenido: Introduction -- Background -- DOEE: Dynamic Optimization framework for better Energy Efficiency -- Fine-grain Power Breakdown of Modern Out-Of-Order Cores and its implications on Skylake based systems -- Compiler-Directed Power Management for Superscalars -- SEEM: Symbolic Execution for Energy Modeling -- Related Works -- Conclusions and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Energy Efficient High Performance Processors : Recent Approaches for Designing Green High Performance Computing [documento electrónico] / Haj-Yahya, Jawad, Autor ; Mendelson, Avi, Autor ; Ben Asher, Yosi, Autor ; Chattopadhyay, Anupam, Autor . - 1 ed. . - Singapore [Malasya] : Springer, 2018 . - XIV, 165 p. 73 ilustraciones, 68 ilustraciones en color.
ISBN : 978-981-10-8554-3
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 6.213.815 Resumen: Este libro explora técnicas de eficiencia energética para sistemas informáticos de alto rendimiento (HPC) que utilizan métodos de gestión de energía. Adoptando un enfoque paso a paso, describe los flujos, algoritmos y mecanismos de administración de energía que se emplean en procesadores modernos como Intel Sandy Bridge, Haswell, Skylake y otras arquitecturas (por ejemplo, ARM). Además, incluye ejemplos prácticos y estudios recientes que demuestran cómo los procesadores modernos gestionan dinámicamente amplios rangos de potencia, desde unos pocos milivatios en el estado de energía inactivo más bajo hasta decenas de vatios en el estado turbo. Además, el libro explica cómo se gestionan las entregas térmicas y de energía en el contexto de este enorme rango de potencia. El libro también analiza las diferentes métricas de eficiencia energética, presenta varios métodos y aplicaciones de estimación de potencia y energía y muestra cómo, mediante el uso de métodos innovadores de estimación de potencia y nuevos algoritmos, los procesadores modernos pueden optimizar métricas como potencia, energía y rendimiento. . Se presentan diferentes herramientas de estimación de energía, incluidas herramientas que desglosan el consumo de energía de los procesadores modernos en la granularidad del núcleo/hilo del subprocesador. El libro también investiga métodos de coordinación de software, firmware y hardware para reducir el consumo de energía, por ejemplo, un método de administración de energía asistido por compilador para superar las excursiones de energía. Por último, examina los algoritmos de firmware para el cambio de tamaño de la caché dinámica y el escalado dinámico de voltaje y frecuencia (DVFS) para los subsistemas de memoria. Nota de contenido: Introduction -- Background -- DOEE: Dynamic Optimization framework for better Energy Efficiency -- Fine-grain Power Breakdown of Modern Out-Of-Order Cores and its implications on Skylake based systems -- Compiler-Directed Power Management for Superscalars -- SEEM: Symbolic Execution for Energy Modeling -- Related Works -- Conclusions and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : High-level Estimation and Exploration of Reliability for Multi-Processor System-on-Chip Tipo de documento: documento electrónico Autores: Wang, Zheng, Autor ; Chattopadhyay, Anupam, Autor Mención de edición: 1 ed. Editorial: Singapore [Malasya] : Springer Fecha de publicación: 2018 Número de páginas: XX, 197 p. 104 ilustraciones, 72 ilustraciones en color. ISBN/ISSN/DL: 978-981-10-1073-6 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuito electrónico Ordenador Circuitos y sistemas electrónicos Rendimiento y confiabilidad del hardware Índice Dewey: 6.213.815 Resumen: Este libro presenta un marco novedoso para modelar con precisión los errores en la tecnología CMOS a nanoescala y desarrollar un flujo fluido de herramientas en abstracciones de diseño de alto nivel para estimar y mitigar los efectos de los errores. El libro presenta técnicas novedosas para la simulación de fallas de alto nivel y la estimación de confiabilidad, así como diseños tolerantes a fallas a nivel de arquitectura y de sistema. También presenta un estudio de problemas y soluciones de última generación, ofreciendo información sobre los problemas de confiabilidad en el diseño digital y sus contramedidas entre capas. . Nota de contenido: Introduction -- Background -- Related Work -- High-level Fault Injection and Simulation -- Architectural Reliability Estimation -- Architectural Reliability Exploration -- System-level Reliability Exploration -- Conclusion and Outlook. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i High-level Estimation and Exploration of Reliability for Multi-Processor System-on-Chip [documento electrónico] / Wang, Zheng, Autor ; Chattopadhyay, Anupam, Autor . - 1 ed. . - Singapore [Malasya] : Springer, 2018 . - XX, 197 p. 104 ilustraciones, 72 ilustraciones en color.
ISBN : 978-981-10-1073-6
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuito electrónico Ordenador Circuitos y sistemas electrónicos Rendimiento y confiabilidad del hardware Índice Dewey: 6.213.815 Resumen: Este libro presenta un marco novedoso para modelar con precisión los errores en la tecnología CMOS a nanoescala y desarrollar un flujo fluido de herramientas en abstracciones de diseño de alto nivel para estimar y mitigar los efectos de los errores. El libro presenta técnicas novedosas para la simulación de fallas de alto nivel y la estimación de confiabilidad, así como diseños tolerantes a fallas a nivel de arquitectura y de sistema. También presenta un estudio de problemas y soluciones de última generación, ofreciendo información sobre los problemas de confiabilidad en el diseño digital y sus contramedidas entre capas. . Nota de contenido: Introduction -- Background -- Related Work -- High-level Fault Injection and Simulation -- Architectural Reliability Estimation -- Architectural Reliability Exploration -- System-level Reliability Exploration -- Conclusion and Outlook. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Security, Privacy, and Applied Cryptography Engineering : 8th International Conference, SPACE 2018, Kanpur, India, December 15-19, 2018, Proceedings Tipo de documento: documento electrónico Autores: Chattopadhyay, Anupam, ; Rebeiro, Chester, ; Yarom, Yuval, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2018 Número de páginas: XXX, 219 p. 69 ilustraciones, 42 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-05072-6 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Protección de datos Ingeniería de software Ordenadores Ingeniería Informática Red de computadoras Estructuras de datos (Informática) Teoría de la información Seguridad de datos e información Hardware de la computadora Ingeniería Informática y Redes Estructuras de datos y teoría de la información Índice Dewey: 005.8 Ciencia de los computadores (Programación, programas de sistemas) Resumen: Este libro constituye las actas arbitradas de la 8.ª Conferencia internacional sobre seguridad, privacidad e ingeniería criptográfica aplicada, SPACE 2018, celebrada en Kanpur (India) en diciembre de 2018. Los 12 artículos completos presentados fueron cuidadosamente revisados y seleccionados entre 34 presentaciones. Este evento anual está dedicado a diversos aspectos de la seguridad, la privacidad, la criptografía aplicada y la ingeniería criptográfica. Se trata, en efecto, de un campo muy desafiante que requiere la experiencia de diversos dominios, que van desde las matemáticas hasta el diseño de circuitos de estado sólido. Nota de contenido: Cryptographic Engineering -- Design of Cryptographic Primitive -- Random Number Generators and PUFs -- Cryptographic Hardware Cryptographic Software -- Cryptographic Protocols -- Formal Methods in Cryptographic Engineering -- Evaluation of Cryptosystems -- Attacks and Countermeasures -- Side-channel Analysis and Countermeasures -- Fault Analysis and Countermeasures -- Reverse Engineering and Tampering -- Hardware Trojans and Counterfeit Detection -- Cryptanalysis -- Security and Privacy -- Secure Networking Protocols -- Authentication and Authorization Botnets -- Anonymity Intrusion Detection -- Operating Systems Security -- Trustworthy Computing -- Malware and Malware Detection -- Testing for Secure. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Security, Privacy, and Applied Cryptography Engineering : 8th International Conference, SPACE 2018, Kanpur, India, December 15-19, 2018, Proceedings [documento electrónico] / Chattopadhyay, Anupam, ; Rebeiro, Chester, ; Yarom, Yuval, . - 1 ed. . - [s.l.] : Springer, 2018 . - XXX, 219 p. 69 ilustraciones, 42 ilustraciones en color.
ISBN : 978-3-030-05072-6
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Protección de datos Ingeniería de software Ordenadores Ingeniería Informática Red de computadoras Estructuras de datos (Informática) Teoría de la información Seguridad de datos e información Hardware de la computadora Ingeniería Informática y Redes Estructuras de datos y teoría de la información Índice Dewey: 005.8 Ciencia de los computadores (Programación, programas de sistemas) Resumen: Este libro constituye las actas arbitradas de la 8.ª Conferencia internacional sobre seguridad, privacidad e ingeniería criptográfica aplicada, SPACE 2018, celebrada en Kanpur (India) en diciembre de 2018. Los 12 artículos completos presentados fueron cuidadosamente revisados y seleccionados entre 34 presentaciones. Este evento anual está dedicado a diversos aspectos de la seguridad, la privacidad, la criptografía aplicada y la ingeniería criptográfica. Se trata, en efecto, de un campo muy desafiante que requiere la experiencia de diversos dominios, que van desde las matemáticas hasta el diseño de circuitos de estado sólido. Nota de contenido: Cryptographic Engineering -- Design of Cryptographic Primitive -- Random Number Generators and PUFs -- Cryptographic Hardware Cryptographic Software -- Cryptographic Protocols -- Formal Methods in Cryptographic Engineering -- Evaluation of Cryptosystems -- Attacks and Countermeasures -- Side-channel Analysis and Countermeasures -- Fault Analysis and Countermeasures -- Reverse Engineering and Tampering -- Hardware Trojans and Counterfeit Detection -- Cryptanalysis -- Security and Privacy -- Secure Networking Protocols -- Authentication and Authorization Botnets -- Anonymity Intrusion Detection -- Operating Systems Security -- Trustworthy Computing -- Malware and Malware Detection -- Testing for Secure. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
