| Número de páginas: |
XXI, 166 p. 53 ilustraciones |
| Resumen: |
Este libro describe un conjunto de metodologías de análisis de prototipos virtuales basadas en SystemC, que incluyen comprensión del diseño, verificación, validación de seguridad y exploración del espacio de diseño. Los lectores obtendrán una descripción general de los últimos resultados de investigación en el campo de la automatización del diseño electrónico (EDA) a nivel de sistema electrónico (ESL). Las metodologías analizadas permiten a los lectores abordar fácilmente tareas y aplicaciones clave en el proceso de diseño. Proporciona una amplia introducción al campo del análisis de prototipos virtuales (VP) basado en SystemC a nivel de sistema electrónico; Describe una metodología de comprensión del diseño desde la perspectiva tanto basada en depuradores como basada en compiladores; Ilustra un enfoque de verificación semiformal para comprobar la validez de un VP determinado frente a su especificación, reglas definidas por el usuario y protocolo; Analiza un enfoque de validación de seguridad para validar el comportamiento en tiempo de ejecución de un SoC basado en VP determinado frente a modelos de amenazas a la seguridad, como la fuga de información (confidencialidad) y el acceso no autorizado a datos en una memoria (integridad); Describe un enfoque de exploración del espacio de diseño para VP basados en SystemC para guiar a los diseñadores a saber bajo qué límites de error se pueden aproximar diferentes partes de un VP determinado en diferentes niveles de granularidad. |
Automated Analysis of Virtual Prototypes at the Electronic System Level
