Autor Silvano, Cristina
|
|
Documentos disponibles escritos por este autor (2)
Hacer una sugerencia Refinar búsqueda
TÃtulo : Automatic Tuning of Compilers Using Machine Learning Tipo de documento: documento electrónico Autores: Ashouri, Amir H., Autor ; Palermo, Gianluca, Autor ; Cavazos, John, Autor ; Silvano, Cristina, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2018 Número de páginas: XVII, 118 p. 23 ilustraciones, 6 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-71489-9 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Inteligencia Computacional Compiladores (programas informáticos) Simulación por ordenador Inteligencia artificial Compiladores e intérpretes Modelado por computadora Ãndice Dewey: 006.3 Inteligencia artificial Resumen: Este libro explora enfoques innovadores para abordar y mitigar los conocidos problemas de optimización del compilador utilizando técnicas de exploración del espacio de diseño y aprendizaje automático. Demuestra que no todos los pasos de optimización son adecuados para su uso dentro de una secuencia de optimización y que, de hecho, muchos de los pasos disponibles tienden a contrarrestarse entre sÃ. Después de proporcionar un estudio exhaustivo de las metodologÃas disponibles actualmente, incluidas muchas comparaciones experimentales con marcos de compiladores de última generación, el libro describe nuevos enfoques para resolver el problema de seleccionar las mejores optimizaciones del compilador y el problema del orden de fases, lo que permite a los lectores superar la enorme complejidad de elegir el orden correcto de optimizaciones para cada segmento de código en una aplicación. Como tal, el libro ofrece un recurso valioso para un amplio público de lectores, incluidos investigadores interesados ​​en arquitectura informática, automatización de diseño electrónico y aprendizaje automático, asà como arquitectos informáticos y desarrolladores de compiladores. Nota de contenido: Background -- DSE Approach for Compiler Passes -- Addressing the Selection Problem of Passes using ML -- Intermediate Speedup Prediction for the Phase-ordering Problem -- Full-sequence Speedup Prediction for the Phase-ordering Problem -- Concluding Remarks. . En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Automatic Tuning of Compilers Using Machine Learning [documento electrónico] / Ashouri, Amir H., Autor ; Palermo, Gianluca, Autor ; Cavazos, John, Autor ; Silvano, Cristina, Autor . - 1 ed. . - [s.l.] : Springer, 2018 . - XVII, 118 p. 23 ilustraciones, 6 ilustraciones en color.
ISBN : 978-3-319-71489-9
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Inteligencia Computacional Compiladores (programas informáticos) Simulación por ordenador Inteligencia artificial Compiladores e intérpretes Modelado por computadora Ãndice Dewey: 006.3 Inteligencia artificial Resumen: Este libro explora enfoques innovadores para abordar y mitigar los conocidos problemas de optimización del compilador utilizando técnicas de exploración del espacio de diseño y aprendizaje automático. Demuestra que no todos los pasos de optimización son adecuados para su uso dentro de una secuencia de optimización y que, de hecho, muchos de los pasos disponibles tienden a contrarrestarse entre sÃ. Después de proporcionar un estudio exhaustivo de las metodologÃas disponibles actualmente, incluidas muchas comparaciones experimentales con marcos de compiladores de última generación, el libro describe nuevos enfoques para resolver el problema de seleccionar las mejores optimizaciones del compilador y el problema del orden de fases, lo que permite a los lectores superar la enorme complejidad de elegir el orden correcto de optimizaciones para cada segmento de código en una aplicación. Como tal, el libro ofrece un recurso valioso para un amplio público de lectores, incluidos investigadores interesados ​​en arquitectura informática, automatización de diseño electrónico y aprendizaje automático, asà como arquitectos informáticos y desarrolladores de compiladores. Nota de contenido: Background -- DSE Approach for Compiler Passes -- Addressing the Selection Problem of Passes using ML -- Intermediate Speedup Prediction for the Phase-ordering Problem -- Full-sequence Speedup Prediction for the Phase-ordering Problem -- Concluding Remarks. . En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Transactions on High-Performance Embedded Architectures and Compilers V / Silvano, Cristina ; Bertels, Koen ; Schulte, Michael
TÃtulo : Transactions on High-Performance Embedded Architectures and Compilers V Tipo de documento: documento electrónico Autores: Silvano, Cristina, ; Bertels, Koen, ; Schulte, Michael, Mención de edición: 1 ed. Editorial: Berlin [Alemania] : Springer Fecha de publicación: 2019 Número de páginas: IX, 141 p. 88 ilustraciones, 36 ilustraciones en color. ISBN/ISSN/DL: 978-3-662-58834-5 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Unidades aritméticas y lógicas informáticas Microprogramación diseño lógico Sistemas informáticos Sistemas operativos (computadoras) Compiladores (programas informáticos) Estructuras aritméticas y lógicas Estructuras de control y microprogramación Implementación de sistema informático Sistemas operativos Compiladores e intérpretes Ãndice Dewey: 401.513 Resumen: Las transacciones en HiPEAC tienen como objetivo la difusión oportuna de contribuciones de investigación en arquitectura informática y métodos de compilación para sistemas informáticos integrados de alto rendimiento. Reconociendo la convergencia de los sistemas informáticos integrados y de propósito general, esta revista publica investigaciones originales sobre sistemas destinados a tareas informáticas especÃficas, asà como sistemas con amplias bases de aplicaciones. Por lo tanto, el alcance de la revista cubre todos los aspectos de la arquitectura informática, la generación de código y los métodos de optimización del compilador de interés para los investigadores y profesionales que diseñan futuros sistemas integrados. Este quinto número contiene versiones ampliadas de los artÃculos de los candidatos al premio a los mejores artÃculos de IC-SAMOS 2009 y el Taller SAMOS 2009, eventos compartidos del 9º Simposio Internacional sobre Sistemas, Arquitecturas, Modelado y Simulación, SAMOS 2009, celebrado en Samos, Grecia. en 2009. Los 7 artÃculos incluidos en este volumen fueron cuidadosamente revisados ​​y seleccionados. Los artÃculos cubren la investigación sobre el diseño y la integración de hardware/software de procesadores integrados y presentan tendencias de investigación desafiantes. Nota de contenido: Efficient Mapping of Streaming Applications for Image Processing on Graphics Cards.-Programmable and Scalable Architecture for Graphics Processing Units -- Circular Buffers with Multiple Overlapping Windows for Cyclic Task Graphs -- A Hardware-Accelerated Estimation-Based Power Profiling Unit. - Enabling Early Power-Aware Embedded Software Design and On-Chip Power Management -- The Abstract Streaming Machine: Compile-Time Performance Modelling of Stream Programs on Heterogeneous Multiprocessors -- Prototyping a Configurable Cache/Scratchpad Memory with Virtualized User-Level RDMA Capability -- A Dynamic Reconfigurable Super-VLIW Architecture for a Fault Tolerant Nanoscale Design. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Transactions on High-Performance Embedded Architectures and Compilers V [documento electrónico] / Silvano, Cristina, ; Bertels, Koen, ; Schulte, Michael, . - 1 ed. . - Berlin [Alemania] : Springer, 2019 . - IX, 141 p. 88 ilustraciones, 36 ilustraciones en color.
ISBN : 978-3-662-58834-5
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Unidades aritméticas y lógicas informáticas Microprogramación diseño lógico Sistemas informáticos Sistemas operativos (computadoras) Compiladores (programas informáticos) Estructuras aritméticas y lógicas Estructuras de control y microprogramación Implementación de sistema informático Sistemas operativos Compiladores e intérpretes Ãndice Dewey: 401.513 Resumen: Las transacciones en HiPEAC tienen como objetivo la difusión oportuna de contribuciones de investigación en arquitectura informática y métodos de compilación para sistemas informáticos integrados de alto rendimiento. Reconociendo la convergencia de los sistemas informáticos integrados y de propósito general, esta revista publica investigaciones originales sobre sistemas destinados a tareas informáticas especÃficas, asà como sistemas con amplias bases de aplicaciones. Por lo tanto, el alcance de la revista cubre todos los aspectos de la arquitectura informática, la generación de código y los métodos de optimización del compilador de interés para los investigadores y profesionales que diseñan futuros sistemas integrados. Este quinto número contiene versiones ampliadas de los artÃculos de los candidatos al premio a los mejores artÃculos de IC-SAMOS 2009 y el Taller SAMOS 2009, eventos compartidos del 9º Simposio Internacional sobre Sistemas, Arquitecturas, Modelado y Simulación, SAMOS 2009, celebrado en Samos, Grecia. en 2009. Los 7 artÃculos incluidos en este volumen fueron cuidadosamente revisados ​​y seleccionados. Los artÃculos cubren la investigación sobre el diseño y la integración de hardware/software de procesadores integrados y presentan tendencias de investigación desafiantes. Nota de contenido: Efficient Mapping of Streaming Applications for Image Processing on Graphics Cards.-Programmable and Scalable Architecture for Graphics Processing Units -- Circular Buffers with Multiple Overlapping Windows for Cyclic Task Graphs -- A Hardware-Accelerated Estimation-Based Power Profiling Unit. - Enabling Early Power-Aware Embedded Software Design and On-Chip Power Management -- The Abstract Streaming Machine: Compile-Time Performance Modelling of Stream Programs on Heterogeneous Multiprocessors -- Prototyping a Configurable Cache/Scratchpad Memory with Virtualized User-Level RDMA Capability -- A Dynamic Reconfigurable Super-VLIW Architecture for a Fault Tolerant Nanoscale Design. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
