Automated Analysis of Virtual Prototypes at the Electronic System Level / Goli, Mehran  

Público ISBD Ningún comentario para este registro. Título : Automated Analysis of Virtual Prototypes at the Electronic System Level : Design Understanding and Applications Tipo de documento: documento electrónico Autores: Goli, Mehran, ; Drechsler, Rolf, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XXI, 166 p. 53 ilustraciones ISBN/ISSN/DL: 978-3-030-44282-8 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Objetos cooperantes (Sistemas informáticos)  Microprocesadores  Arquitectura de Computadores  Circuitos y sistemas electrónicos  Sistemas ciberfísicos  Arquitecturas de procesador Clasificación: 6.213.815 Resumen: Este libro describe un conjunto de metodologías de análisis de prototipos virtuales basadas en SystemC, que incluyen comprensión del diseño, verificación, validación de seguridad y exploración del espacio de diseño. Los lectores obtendrán una descripción general de los últimos resultados de investigación en el campo de la automatización del diseño electrónico (EDA) a nivel de sistema electrónico (ESL). Las metodologías analizadas permiten a los lectores abordar fácilmente tareas y aplicaciones clave en el proceso de diseño. Proporciona una amplia introducción al campo del análisis de prototipos virtuales (VP) basado en SystemC a nivel de sistema electrónico; Describe una metodología de comprensión del diseño desde la perspectiva tanto basada en depuradores como basada en compiladores; Ilustra un enfoque de verificación semiformal para comprobar la validez de un VP determinado frente a su especificación, reglas definidas por el usuario y protocolo; Analiza un enfoque de validación de seguridad para validar el comportamiento en tiempo de ejecución de un SoC basado en VP determinado frente a modelos de amenazas a la seguridad, como la fuga de información (confidencialidad) y el acceso no autorizado a datos en una memoria (integridad); Describe un enfoque de exploración del espacio de diseño para VP basados ​​en SystemC para guiar a los diseñadores a saber bajo qué límites de error se pueden aproximar diferentes partes de un VP determinado en diferentes niveles de granularidad. Nota de contenido: Chapter 1. Introduction -- Chapter 2. Background -- Chapter 3. Design Understanding Methodology -- Chapter 4. Application I: Verification -- Chapter 5. Application II: Security Validation -- Chapter 6. Application III: Design Space Exploration -- Chapter 7. Conclusion. Tipo de medio : Computadora Summary : This book describes a set of SystemC‐based virtual prototype analysis methodologies, including design understanding, verification, security validation, and design space exploration. Readers will gain an overview of the latest research results in the field of Electronic Design Automation (EDA) at the Electronic System Level (ESL). The methodologies discussed enable readers to tackle easily key tasks and applications in the design process. Provides an extensive introduction to the field of SystemC‐based virtual prototype (VP) analysis at the electronic system level; Describes a design understanding methodology from both debugger-based and compiler‐based perspectives; Illustrates a semi‐formal verification approach to check the validity of a given VP against its specification, user‐defined rules and protocol; Discusses a security validation approach to validate the run‐time behavior of a given VP-based SoC against security threat models, such as information leakage (confidentiality) and unauthorized access to data in a memory (integrity); Describes a design space exploration approach for SystemC-based VPs to guide designers to know under which error limits, different portions of a given VP can be approximated at different granularity levels. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Automated Analysis of Virtual Prototypes at the Electronic System Level : Design Understanding and Applications [documento electrónico] / Goli, Mehran, ; Drechsler, Rolf,  . -  1 ed.  . - [s.l.] : Springer, 2020 . - XXI, 166 p. 53 ilustraciones. ISBN : 978-3-030-44282-8 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Objetos cooperantes (Sistemas informáticos)  Microprocesadores  Arquitectura de Computadores  Circuitos y sistemas electrónicos  Sistemas ciberfísicos  Arquitecturas de procesador Clasificación: 6.213.815 Resumen: Este libro describe un conjunto de metodologías de análisis de prototipos virtuales basadas en SystemC, que incluyen comprensión del diseño, verificación, validación de seguridad y exploración del espacio de diseño. Los lectores obtendrán una descripción general de los últimos resultados de investigación en el campo de la automatización del diseño electrónico (EDA) a nivel de sistema electrónico (ESL). Las metodologías analizadas permiten a los lectores abordar fácilmente tareas y aplicaciones clave en el proceso de diseño. Proporciona una amplia introducción al campo del análisis de prototipos virtuales (VP) basado en SystemC a nivel de sistema electrónico; Describe una metodología de comprensión del diseño desde la perspectiva tanto basada en depuradores como basada en compiladores; Ilustra un enfoque de verificación semiformal para comprobar la validez de un VP determinado frente a su especificación, reglas definidas por el usuario y protocolo; Analiza un enfoque de validación de seguridad para validar el comportamiento en tiempo de ejecución de un SoC basado en VP determinado frente a modelos de amenazas a la seguridad, como la fuga de información (confidencialidad) y el acceso no autorizado a datos en una memoria (integridad); Describe un enfoque de exploración del espacio de diseño para VP basados ​​en SystemC para guiar a los diseñadores a saber bajo qué límites de error se pueden aproximar diferentes partes de un VP determinado en diferentes niveles de granularidad. Nota de contenido: Chapter 1. Introduction -- Chapter 2. Background -- Chapter 3. Design Understanding Methodology -- Chapter 4. Application I: Verification -- Chapter 5. Application II: Security Validation -- Chapter 6. Application III: Design Space Exploration -- Chapter 7. Conclusion. Tipo de medio : Computadora Summary : This book describes a set of SystemC‐based virtual prototype analysis methodologies, including design understanding, verification, security validation, and design space exploration. Readers will gain an overview of the latest research results in the field of Electronic Design Automation (EDA) at the Electronic System Level (ESL). The methodologies discussed enable readers to tackle easily key tasks and applications in the design process. Provides an extensive introduction to the field of SystemC‐based virtual prototype (VP) analysis at the electronic system level; Describes a design understanding methodology from both debugger-based and compiler‐based perspectives; Illustrates a semi‐formal verification approach to check the validity of a given VP against its specification, user‐defined rules and protocol; Discusses a security validation approach to validate the run‐time behavior of a given VP-based SoC against security threat models, such as information leakage (confidentiality) and unauthorized access to data in a memory (integrity); Describes a design space exploration approach for SystemC-based VPs to guide designers to know under which error limits, different portions of a given VP can be approximated at different granularity levels. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]

---

1 (1 - 1 / 1) Ver por página : 25 50 100 200