32nd International Conference, Copenhagen, Denmark, May 20–23, 2019, Proceedings / Schoeberl, Martin ; Hochberger, Christian ; Uhrig, Sascha ; Brehm, Jürgen ; Pionteck, Thilo  

Público ISBD Ningún comentario para este registro. Título : 32nd International Conference, Copenhagen, Denmark, May 20–23, 2019, Proceedings Tipo de documento: documento electrónico Autores: Schoeberl, Martin, ; Hochberger, Christian, ; Uhrig, Sascha, ; Brehm, Jürgen, ; Pionteck, Thilo, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2019 Número de páginas: XIX, 335 p. 212 ilustraciones, 88 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-18656-2 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Red de computadoras  Sistemas operativos (computadoras)  diseño lógico  Sistemas informáticos  Equipos de entrada y salida de computadora  Microprocesadores  Arquitectura de Computadores  Redes de comunicación informática  Sistemas operativos  Implementación de sistema informático  Entrada/Salida y Comunicaciones de Datos  Arquitecturas de procesador Índice Dewey: 004.6 Ciencia de los computadores (Interfaces y comunicaciones) Resumen: Este libro constituye las actas de la 32.ª Conferencia Internacional sobre Arquitectura de Sistemas Informáticos, ARCS 2019, celebrada en Copenhague, Dinamarca, en mayo de 2019. Los 24 artículos completos presentados en este volumen fueron cuidadosamente revisados ​​y seleccionados entre 40 presentaciones. ARCS siempre ha sido una conferencia que atrae resultados de investigación de vanguardia en arquitectura informática y sistemas operativos, incluido un amplio espectro de temas que van desde sistemas integrados y en tiempo real hasta sistemas paralelos y de gran escala. Los artículos seleccionados están organizados en las siguientes secciones temáticas: Sistemas confiables; sistemas en tiempo real; aplicaciones especiales; arquitectura; jerarquía de la memoria; FPGA; conciencia energética; NoC/SoC. El capítulo ''MEMPower: Modelo de potencia de memoria GPU con reconocimiento de datos'' es de acceso abierto bajo una licencia CC BY 4.0 en link.springer.com. Nota de contenido: Dependable Systems -- Hardware/Software Co-designed Security Extensions for Embedded Devices -- SDES - Scalable Software Support for Dependable Embedded Systems -- Real-Time Systems -- Asynchronous Critical Sections in Real-Time Multiprocessor Systems -- Resource-Aware Parameter Tuning for Real-Time Applications -- A Hybrid NoC Enabling Fail-Operational and Hard Real-Time Communication in MPSoC -- Special Applications -- DSL-based Acceleration of Automotive Environment Perception and Mapping Algorithms for embedded CPUs, GPUs, and FPGAs -- Applying the Concept of Artificial DNA and Hormone System to a Low-Performance Automotive Environment -- A Parallel Adaptive Swarm Search Framework for Solving Black-Box Optimization Problems -- Architecture -- Leros: the Return of the Accumulator Machine -- A Generic Functional Simulation of Heterogeneous Systems -- Evaluating Dynamic Task Scheduling in a Task-based Runtime System for Heterogeneous Architectures -- Dynamic Schedulingof Pipelined Functional Units in Coarse-Grained Reconfigurable Array Elements -- Memory Hierarchy -- CyPhOS { A Component-based Cache-Aware Multi-Core Operating System -- Investigation of L2-Cache interferences in a NXP QorIQ T4240 multicore processor -- MEMPower: Data-Aware GPU Memory Power Model -- FPGA -- Effective FPGA Architecture for General CRC -- Receive-Side Notification for Enhanced RDMA in FPGA Based Networks -- An Efficient FPGA Accelerator Design for Optimized CNNs using OpenCL -- Energy Awareness -- The Return of Power Gating: Smart Leakage Energy Reductions in Modern Out-of-Order Processor Architectures -- A Heterogeneous and Reconfigurable Embedded Architecture for Energy-efficient Execution of Convolutional Neural Networks -- An energy efficient embedded processor for hard real-time Java applications -- NoC/SoC -- A Minimal Network Interface for a Simple Network-on-Chip -- Network Coding in Networks-on-Chip with Lossy Links -- Application Specific Reconfigurable SoC Interconnection Network Architectures. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i 32nd International Conference, Copenhagen, Denmark, May 20–23, 2019, Proceedings [documento electrónico] / Schoeberl, Martin, ; Hochberger, Christian, ; Uhrig, Sascha, ; Brehm, Jürgen, ; Pionteck, Thilo,  . -  1 ed.  . - [s.l.] : Springer, 2019 . - XIX, 335 p. 212 ilustraciones, 88 ilustraciones en color. ISBN : 978-3-030-18656-2 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Red de computadoras  Sistemas operativos (computadoras)  diseño lógico  Sistemas informáticos  Equipos de entrada y salida de computadora  Microprocesadores  Arquitectura de Computadores  Redes de comunicación informática  Sistemas operativos  Implementación de sistema informático  Entrada/Salida y Comunicaciones de Datos  Arquitecturas de procesador Índice Dewey: 004.6 Ciencia de los computadores (Interfaces y comunicaciones) Resumen: Este libro constituye las actas de la 32.ª Conferencia Internacional sobre Arquitectura de Sistemas Informáticos, ARCS 2019, celebrada en Copenhague, Dinamarca, en mayo de 2019. Los 24 artículos completos presentados en este volumen fueron cuidadosamente revisados ​​y seleccionados entre 40 presentaciones. ARCS siempre ha sido una conferencia que atrae resultados de investigación de vanguardia en arquitectura informática y sistemas operativos, incluido un amplio espectro de temas que van desde sistemas integrados y en tiempo real hasta sistemas paralelos y de gran escala. Los artículos seleccionados están organizados en las siguientes secciones temáticas: Sistemas confiables; sistemas en tiempo real; aplicaciones especiales; arquitectura; jerarquía de la memoria; FPGA; conciencia energética; NoC/SoC. El capítulo ''MEMPower: Modelo de potencia de memoria GPU con reconocimiento de datos'' es de acceso abierto bajo una licencia CC BY 4.0 en link.springer.com. Nota de contenido: Dependable Systems -- Hardware/Software Co-designed Security Extensions for Embedded Devices -- SDES - Scalable Software Support for Dependable Embedded Systems -- Real-Time Systems -- Asynchronous Critical Sections in Real-Time Multiprocessor Systems -- Resource-Aware Parameter Tuning for Real-Time Applications -- A Hybrid NoC Enabling Fail-Operational and Hard Real-Time Communication in MPSoC -- Special Applications -- DSL-based Acceleration of Automotive Environment Perception and Mapping Algorithms for embedded CPUs, GPUs, and FPGAs -- Applying the Concept of Artificial DNA and Hormone System to a Low-Performance Automotive Environment -- A Parallel Adaptive Swarm Search Framework for Solving Black-Box Optimization Problems -- Architecture -- Leros: the Return of the Accumulator Machine -- A Generic Functional Simulation of Heterogeneous Systems -- Evaluating Dynamic Task Scheduling in a Task-based Runtime System for Heterogeneous Architectures -- Dynamic Schedulingof Pipelined Functional Units in Coarse-Grained Reconfigurable Array Elements -- Memory Hierarchy -- CyPhOS { A Component-based Cache-Aware Multi-Core Operating System -- Investigation of L2-Cache interferences in a NXP QorIQ T4240 multicore processor -- MEMPower: Data-Aware GPU Memory Power Model -- FPGA -- Effective FPGA Architecture for General CRC -- Receive-Side Notification for Enhanced RDMA in FPGA Based Networks -- An Efficient FPGA Accelerator Design for Optimized CNNs using OpenCL -- Energy Awareness -- The Return of Power Gating: Smart Leakage Energy Reductions in Modern Out-of-Order Processor Architectures -- A Heterogeneous and Reconfigurable Embedded Architecture for Energy-efficient Execution of Convolutional Neural Networks -- An energy efficient embedded processor for hard real-time Java applications -- NoC/SoC -- A Minimal Network Interface for a Simple Network-on-Chip -- Network Coding in Networks-on-Chip with Lossy Links -- Application Specific Reconfigurable SoC Interconnection Network Architectures. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i

---

1 (1 - 1 / 1) Par page : 25 50 100 200