Información del autor
Autor Martins, Ricardo |
Documentos disponibles escritos por este autor (3)
Crear una solicitud de compra Refinar búsqueda
TÃtulo : Analog IC Placement Generation via Neural Networks from Unlabeled Data Tipo de documento: documento electrónico Autores: Gusmão, António, ; Horta, Nuno, ; Lourenço, Nuno, ; Martins, Ricardo, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XIII, 87 p. 68 ilustraciones, 39 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-50061-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Aprendizaje automático Clasificación: 006.31 Resumen: En este libro, se lleva a cabo una investigación innovadora que utiliza redes neuronales artificiales (RNA) para automatizar la tarea de ubicación en el diseño de circuitos integrados analógicos, mediante la creación de un modelo generalizado que puede generar diseños válidos con la velocidad de presionar un botón. Además, explota las capacidades de generalización y predicción de velocidad de las RNA (una vez completamente entrenadas), y detalla la descripción óptima de la relación de datos de entrada/salida. La descripción desarrollada aquà se refleja principalmente en dos de las caracterÃsticas del sistema: la forma de los datos de entrada y la función de pérdida minimizada. Para abordar esto último, se desarrollan descripciones abstractas y segmentadas tanto de los datos de entrada como del comportamiento objetivo, que permiten al modelo identificar, en escenarios más nuevos, subbloques que se pueden encontrar en los datos de entrada. Este enfoque produce descripciones a nivel de dispositivo de la topologÃa de entrada que, para cada dispositivo, se centran en describir su relación con todos los demás dispositivos de la topologÃa. Por medio de estas descripciones, una topologÃa general desconocida se puede dividir en dispositivos que están sujetos a las mismas restricciones que un dispositivo en una de las topologÃas de entrenamiento. En el capÃtulo de resultados experimentales, las ANN entrenadas se utilizan para producir una variedad de soluciones de ubicación válidas incluso más allá del alcance de los conjuntos de capacitación/validación, lo que demuestra la efectividad del modelo en términos de identificar componentes comunes entre topologÃas más nuevas y reutilizar el conocimiento adquirido. Por último, la metodologÃa utilizada puede adaptarse fácilmente al contexto del problema dado (alto costo de producción de etiquetas), resultando en un modelo eficiente, económico y rápido. . Nota de contenido: Introduction -- Related Work: Machine Learning and Electronic Design Automation -- Unlabeled Data and Artificial Neural Networks -- Placement Loss: Placement Constraints Description and Satisfiability Evaluation -- Experimental Results in Industrial Case Studies -- Conclusions. . Tipo de medio : Computadora Summary : In this book, innovative research using artificial neural networks (ANNs) is conducted to automate the placement task in analog integrated circuit layout design, by creating a generalized model that can generate valid layouts at push-button speed. Further, it exploits ANNs' generalization and push-button speed prediction (once fully trained) capabilities, and details the optimal description of the input/output data relation. The description developed here is chiefly reflected in two of the system's characteristics: the shape of the input data and the minimized loss function. In order to address the latter, abstract and segmented descriptions of both the input data and the objective behavior are developed, which allow the model to identify, in newer scenarios, sub-blocks which can be found in the input data. This approach yields device-level descriptions of the input topology that, for each device, focus on describing its relation to every other device in the topology. By means of thesedescriptions, an unfamiliar overall topology can be broken down into devices that are subject to the same constraints as a device in one of the training topologies. In the experimental results chapter, the trained ANNs are used to produce a variety of valid placement solutions even beyond the scope of the training/validation sets, demonstrating the model's effectiveness in terms of identifying common components between newer topologies and reutilizing the acquired knowledge. Lastly, the methodology used can readily adapt to the given problem's context (high label production cost), resulting in an efficient, inexpensive and fast model. . Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Analog IC Placement Generation via Neural Networks from Unlabeled Data [documento electrónico] / Gusmão, António, ; Horta, Nuno, ; Lourenço, Nuno, ; Martins, Ricardo, . - 1 ed. . - [s.l.] : Springer, 2020 . - XIII, 87 p. 68 ilustraciones, 39 ilustraciones en color.
ISBN : 978-3-030-50061-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Idioma : Inglés (eng)
Palabras clave: Aprendizaje automático Clasificación: 006.31 Resumen: En este libro, se lleva a cabo una investigación innovadora que utiliza redes neuronales artificiales (RNA) para automatizar la tarea de ubicación en el diseño de circuitos integrados analógicos, mediante la creación de un modelo generalizado que puede generar diseños válidos con la velocidad de presionar un botón. Además, explota las capacidades de generalización y predicción de velocidad de las RNA (una vez completamente entrenadas), y detalla la descripción óptima de la relación de datos de entrada/salida. La descripción desarrollada aquà se refleja principalmente en dos de las caracterÃsticas del sistema: la forma de los datos de entrada y la función de pérdida minimizada. Para abordar esto último, se desarrollan descripciones abstractas y segmentadas tanto de los datos de entrada como del comportamiento objetivo, que permiten al modelo identificar, en escenarios más nuevos, subbloques que se pueden encontrar en los datos de entrada. Este enfoque produce descripciones a nivel de dispositivo de la topologÃa de entrada que, para cada dispositivo, se centran en describir su relación con todos los demás dispositivos de la topologÃa. Por medio de estas descripciones, una topologÃa general desconocida se puede dividir en dispositivos que están sujetos a las mismas restricciones que un dispositivo en una de las topologÃas de entrenamiento. En el capÃtulo de resultados experimentales, las ANN entrenadas se utilizan para producir una variedad de soluciones de ubicación válidas incluso más allá del alcance de los conjuntos de capacitación/validación, lo que demuestra la efectividad del modelo en términos de identificar componentes comunes entre topologÃas más nuevas y reutilizar el conocimiento adquirido. Por último, la metodologÃa utilizada puede adaptarse fácilmente al contexto del problema dado (alto costo de producción de etiquetas), resultando en un modelo eficiente, económico y rápido. . Nota de contenido: Introduction -- Related Work: Machine Learning and Electronic Design Automation -- Unlabeled Data and Artificial Neural Networks -- Placement Loss: Placement Constraints Description and Satisfiability Evaluation -- Experimental Results in Industrial Case Studies -- Conclusions. . Tipo de medio : Computadora Summary : In this book, innovative research using artificial neural networks (ANNs) is conducted to automate the placement task in analog integrated circuit layout design, by creating a generalized model that can generate valid layouts at push-button speed. Further, it exploits ANNs' generalization and push-button speed prediction (once fully trained) capabilities, and details the optimal description of the input/output data relation. The description developed here is chiefly reflected in two of the system's characteristics: the shape of the input data and the minimized loss function. In order to address the latter, abstract and segmented descriptions of both the input data and the objective behavior are developed, which allow the model to identify, in newer scenarios, sub-blocks which can be found in the input data. This approach yields device-level descriptions of the input topology that, for each device, focus on describing its relation to every other device in the topology. By means of thesedescriptions, an unfamiliar overall topology can be broken down into devices that are subject to the same constraints as a device in one of the training topologies. In the experimental results chapter, the trained ANNs are used to produce a variety of valid placement solutions even beyond the scope of the training/validation sets, demonstrating the model's effectiveness in terms of identifying common components between newer topologies and reutilizing the acquired knowledge. Lastly, the methodology used can readily adapt to the given problem's context (high label production cost), resulting in an efficient, inexpensive and fast model. . Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]
TÃtulo : Analog Integrated Circuit Design Automation : Placement, Routing and Parasitic Extraction Techniques Tipo de documento: documento electrónico Autores: Martins, Ricardo, ; Lourenço, Nuno, ; Horta, Nuno, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XVI, 207 p. 108 ilustraciones, 79 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-34060-9 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Clasificación: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para la automatización del diseño de diseños analógicos. Después de analizar el problema de la ubicación y el enrutamiento en la automatización del diseño electrónico (EDA), los autores analizan una variedad de herramientas de generación automática de diseños, asà como los avances más recientes en el dimensionamiento de circuitos analógicos con reconocimiento del diseño. La discusión incluye diferentes métodos para la colocación automática (un Placer basado en plantillas y un Placer basado en optimización), un Enrutador completamente automático y un Extractor Parasitario basado en empÃrico. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologÃas, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Todos los métodos descritos se aplican a ejemplos prácticos para un proceso de diseño de 130 nm, asà como a conjuntos de referencia de ubicación y enrutamiento. Presenta a los lectores la combinación jerárquica de frentes de colocaciones de Pareto; Presenta enrutamiento consciente de la electromigración con estructuras de terminales multipuerto multicapa; Incluye un enrutador evolutivo detallado, multiobjetivo y con múltiples restricciones; Permite la extracción de parásitos realizada sobre un diseño semiacabado. Nota de contenido: 1 Introduction -- 2 State-of-the-Art on Analog Layout Automation -- 3 AIDA-L: Architecture and Integration -- 4 Template-based Placer -- 5 Optimization-based Placer -- 6 Fully-Automatic Router -- 7 Empirical-based Parasitic Extractor -- 8 Experimental Results -- 9 Conclusions and Future Work. Tipo de medio : Computadora Summary : This book introduces readers to a variety of tools for analog layout design automation. After discussing the placement and routing problem in electronic design automation (EDA), the authors overview a variety of automatic layout generation tools, as well as the most recent advances in analog layout-aware circuit sizing. The discussion includes different methods for automatic placement (a template-based Placer and an optimization-based Placer), a fully-automatic Router and an empirical-based Parasitic Extractor. The concepts and algorithms of all the modules are thoroughly described, enabling readers to reproduce the methodologies, improve the quality of their designs, or use them as starting point for a new tool. All the methods described are applied to practical examples for a 130nm design process, as well as placement and routing benchmark sets. Introduces readers to hierarchical combination of Pareto fronts of placements; Presents electromigration-aware routing with multilayer multiport terminal structures; Includes evolutionary multi-objective multi-constraint detailed Router; Enables parasitic extraction performed over a semi-complete layout. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Analog Integrated Circuit Design Automation : Placement, Routing and Parasitic Extraction Techniques [documento electrónico] / Martins, Ricardo, ; Lourenço, Nuno, ; Horta, Nuno, . - 1 ed. . - [s.l.] : Springer, 2017 . - XVI, 207 p. 108 ilustraciones, 79 ilustraciones en color.
ISBN : 978-3-319-34060-9
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Idioma : Inglés (eng)
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Clasificación: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para la automatización del diseño de diseños analógicos. Después de analizar el problema de la ubicación y el enrutamiento en la automatización del diseño electrónico (EDA), los autores analizan una variedad de herramientas de generación automática de diseños, asà como los avances más recientes en el dimensionamiento de circuitos analógicos con reconocimiento del diseño. La discusión incluye diferentes métodos para la colocación automática (un Placer basado en plantillas y un Placer basado en optimización), un Enrutador completamente automático y un Extractor Parasitario basado en empÃrico. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologÃas, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Todos los métodos descritos se aplican a ejemplos prácticos para un proceso de diseño de 130 nm, asà como a conjuntos de referencia de ubicación y enrutamiento. Presenta a los lectores la combinación jerárquica de frentes de colocaciones de Pareto; Presenta enrutamiento consciente de la electromigración con estructuras de terminales multipuerto multicapa; Incluye un enrutador evolutivo detallado, multiobjetivo y con múltiples restricciones; Permite la extracción de parásitos realizada sobre un diseño semiacabado. Nota de contenido: 1 Introduction -- 2 State-of-the-Art on Analog Layout Automation -- 3 AIDA-L: Architecture and Integration -- 4 Template-based Placer -- 5 Optimization-based Placer -- 6 Fully-Automatic Router -- 7 Empirical-based Parasitic Extractor -- 8 Experimental Results -- 9 Conclusions and Future Work. Tipo de medio : Computadora Summary : This book introduces readers to a variety of tools for analog layout design automation. After discussing the placement and routing problem in electronic design automation (EDA), the authors overview a variety of automatic layout generation tools, as well as the most recent advances in analog layout-aware circuit sizing. The discussion includes different methods for automatic placement (a template-based Placer and an optimization-based Placer), a fully-automatic Router and an empirical-based Parasitic Extractor. The concepts and algorithms of all the modules are thoroughly described, enabling readers to reproduce the methodologies, improve the quality of their designs, or use them as starting point for a new tool. All the methods described are applied to practical examples for a 130nm design process, as well as placement and routing benchmark sets. Introduces readers to hierarchical combination of Pareto fronts of placements; Presents electromigration-aware routing with multilayer multiport terminal structures; Includes evolutionary multi-objective multi-constraint detailed Router; Enables parasitic extraction performed over a semi-complete layout. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects / Lourenço, Nuno
TÃtulo : Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects Tipo de documento: documento electrónico Autores: Lourenço, Nuno, ; Martins, Ricardo, ; Horta, Nuno, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XXVII, 182 p. 112 ilustraciones, 90 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-42037-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Clasificación: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para el dimensionamiento y optimización automática de circuitos integrados analógicos (CI). Los autores brindan una perspectiva histórica sobre los primeros métodos propuestos para abordar el dimensionamiento automático de circuitos analógicos, con énfasis en las metodologÃas para dimensionar y optimizar el circuito, y en las metodologÃas para estimar el rendimiento del circuito. La discusión también incluye el diseño y la optimización de circuitos robustos y los avances más recientes en enfoques de dimensionamiento analógico que tienen en cuenta el diseño. Los autores describen una metodologÃa para un flujo automático para el diseño de circuitos integrados analógicos, incluidos detalles de las entradas e interfaces, técnicas de optimización multiobjetivo y las mejoras realizadas en la implementación básica mediante el uso de técnicas de aprendizaje automático. El modelo de gradiente se analiza en detalle, junto con los métodos para incluir efectos de diseño en el tamaño del circuito. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologÃas, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Se incluye un amplio conjunto de ejemplos de aplicaciones para demostrar las capacidades y caracterÃsticas de las metodologÃas descritas. Nota de contenido: Introduction -- Previous Works on Automatic Analog IC Sizing -- AIDA-C Architecture -- Multi-Objective Optimization Kernel -- AIDA-C Circuit Sizing Results -- Layout-Aware Circuit Sizing -- AIDA-C Layout-aware Circuit Sizing Results -- Conclusions. Tipo de medio : Computadora Summary : This book introduces readers to a variety of tools for automatic analog integrated circuit (IC) sizing and optimization. The authors provide a historical perspective on the early methods proposed to tackle automatic analog circuit sizing, with emphasis on the methodologies to size and optimize the circuit, and on the methodologies to estimate the circuit's performance. The discussion also includes robust circuit design and optimization and the most recent advances in layout-aware analog sizing approaches. The authors describe a methodology for an automatic flow for analog IC design, including details of the inputs and interfaces, multi-objective optimization techniques, and the enhancements made in the base implementation by using machine leaning techniques. The Gradient model is discussed in detail, along with the methods to include layout effects in the circuit sizing. The concepts and algorithms of all the modules are thoroughly described, enabling readers to reproduce the methodologies, improve the quality of their designs, or use them as starting point for a new tool. An extensive set of application examples is included to demonstrate the capabilities and features of the methodologies described. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects [documento electrónico] / Lourenço, Nuno, ; Martins, Ricardo, ; Horta, Nuno, . - 1 ed. . - [s.l.] : Springer, 2017 . - XXVII, 182 p. 112 ilustraciones, 90 ilustraciones en color.
ISBN : 978-3-319-42037-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Idioma : Inglés (eng)
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Clasificación: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para el dimensionamiento y optimización automática de circuitos integrados analógicos (CI). Los autores brindan una perspectiva histórica sobre los primeros métodos propuestos para abordar el dimensionamiento automático de circuitos analógicos, con énfasis en las metodologÃas para dimensionar y optimizar el circuito, y en las metodologÃas para estimar el rendimiento del circuito. La discusión también incluye el diseño y la optimización de circuitos robustos y los avances más recientes en enfoques de dimensionamiento analógico que tienen en cuenta el diseño. Los autores describen una metodologÃa para un flujo automático para el diseño de circuitos integrados analógicos, incluidos detalles de las entradas e interfaces, técnicas de optimización multiobjetivo y las mejoras realizadas en la implementación básica mediante el uso de técnicas de aprendizaje automático. El modelo de gradiente se analiza en detalle, junto con los métodos para incluir efectos de diseño en el tamaño del circuito. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologÃas, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Se incluye un amplio conjunto de ejemplos de aplicaciones para demostrar las capacidades y caracterÃsticas de las metodologÃas descritas. Nota de contenido: Introduction -- Previous Works on Automatic Analog IC Sizing -- AIDA-C Architecture -- Multi-Objective Optimization Kernel -- AIDA-C Circuit Sizing Results -- Layout-Aware Circuit Sizing -- AIDA-C Layout-aware Circuit Sizing Results -- Conclusions. Tipo de medio : Computadora Summary : This book introduces readers to a variety of tools for automatic analog integrated circuit (IC) sizing and optimization. The authors provide a historical perspective on the early methods proposed to tackle automatic analog circuit sizing, with emphasis on the methodologies to size and optimize the circuit, and on the methodologies to estimate the circuit's performance. The discussion also includes robust circuit design and optimization and the most recent advances in layout-aware analog sizing approaches. The authors describe a methodology for an automatic flow for analog IC design, including details of the inputs and interfaces, multi-objective optimization techniques, and the enhancements made in the base implementation by using machine leaning techniques. The Gradient model is discussed in detail, along with the methods to include layout effects in the circuit sizing. The concepts and algorithms of all the modules are thoroughly described, enabling readers to reproduce the methodologies, improve the quality of their designs, or use them as starting point for a new tool. An extensive set of application examples is included to demonstrate the capabilities and features of the methodologies described. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]
