Autor Horta, Nuno
|
|
Documentos disponibles escritos por este autor (6)
Hacer una sugerencia Refinar búsqueda
Título : Analog IC Placement Generation via Neural Networks from Unlabeled Data Tipo de documento: documento electrónico Autores: Gusmão, António, Autor ; Horta, Nuno, Autor ; Lourenço, Nuno, Autor ; Martins, Ricardo, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XIII, 87 p. 68 ilustraciones, 39 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-50061-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Aprendizaje automático Índice Dewey: 006.31 Máquina de aprendizaje Resumen: En este libro, se lleva a cabo una investigación innovadora que utiliza redes neuronales artificiales (RNA) para automatizar la tarea de ubicación en el diseño de circuitos integrados analógicos, mediante la creación de un modelo generalizado que puede generar diseños válidos con la velocidad de presionar un botón. Además, explota las capacidades de generalización y predicción de velocidad de las RNA (una vez completamente entrenadas), y detalla la descripción óptima de la relación de datos de entrada/salida. La descripción desarrollada aquí se refleja principalmente en dos de las características del sistema: la forma de los datos de entrada y la función de pérdida minimizada. Para abordar esto último, se desarrollan descripciones abstractas y segmentadas tanto de los datos de entrada como del comportamiento objetivo, que permiten al modelo identificar, en escenarios más nuevos, subbloques que se pueden encontrar en los datos de entrada. Este enfoque produce descripciones a nivel de dispositivo de la topología de entrada que, para cada dispositivo, se centran en describir su relación con todos los demás dispositivos de la topología. Por medio de estas descripciones, una topología general desconocida se puede dividir en dispositivos que están sujetos a las mismas restricciones que un dispositivo en una de las topologías de entrenamiento. En el capítulo de resultados experimentales, las ANN entrenadas se utilizan para producir una variedad de soluciones de ubicación válidas incluso más allá del alcance de los conjuntos de capacitación/validación, lo que demuestra la efectividad del modelo en términos de identificar componentes comunes entre topologías más nuevas y reutilizar el conocimiento adquirido. Por último, la metodología utilizada puede adaptarse fácilmente al contexto del problema dado (alto costo de producción de etiquetas), resultando en un modelo eficiente, económico y rápido. . Nota de contenido: Introduction -- Related Work: Machine Learning and Electronic Design Automation -- Unlabeled Data and Artificial Neural Networks -- Placement Loss: Placement Constraints Description and Satisfiability Evaluation -- Experimental Results in Industrial Case Studies -- Conclusions. . En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Analog IC Placement Generation via Neural Networks from Unlabeled Data [documento electrónico] / Gusmão, António, Autor ; Horta, Nuno, Autor ; Lourenço, Nuno, Autor ; Martins, Ricardo, Autor . - 1 ed. . - [s.l.] : Springer, 2020 . - XIII, 87 p. 68 ilustraciones, 39 ilustraciones en color.
ISBN : 978-3-030-50061-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Aprendizaje automático Índice Dewey: 006.31 Máquina de aprendizaje Resumen: En este libro, se lleva a cabo una investigación innovadora que utiliza redes neuronales artificiales (RNA) para automatizar la tarea de ubicación en el diseño de circuitos integrados analógicos, mediante la creación de un modelo generalizado que puede generar diseños válidos con la velocidad de presionar un botón. Además, explota las capacidades de generalización y predicción de velocidad de las RNA (una vez completamente entrenadas), y detalla la descripción óptima de la relación de datos de entrada/salida. La descripción desarrollada aquí se refleja principalmente en dos de las características del sistema: la forma de los datos de entrada y la función de pérdida minimizada. Para abordar esto último, se desarrollan descripciones abstractas y segmentadas tanto de los datos de entrada como del comportamiento objetivo, que permiten al modelo identificar, en escenarios más nuevos, subbloques que se pueden encontrar en los datos de entrada. Este enfoque produce descripciones a nivel de dispositivo de la topología de entrada que, para cada dispositivo, se centran en describir su relación con todos los demás dispositivos de la topología. Por medio de estas descripciones, una topología general desconocida se puede dividir en dispositivos que están sujetos a las mismas restricciones que un dispositivo en una de las topologías de entrenamiento. En el capítulo de resultados experimentales, las ANN entrenadas se utilizan para producir una variedad de soluciones de ubicación válidas incluso más allá del alcance de los conjuntos de capacitación/validación, lo que demuestra la efectividad del modelo en términos de identificar componentes comunes entre topologías más nuevas y reutilizar el conocimiento adquirido. Por último, la metodología utilizada puede adaptarse fácilmente al contexto del problema dado (alto costo de producción de etiquetas), resultando en un modelo eficiente, económico y rápido. . Nota de contenido: Introduction -- Related Work: Machine Learning and Electronic Design Automation -- Unlabeled Data and Artificial Neural Networks -- Placement Loss: Placement Constraints Description and Satisfiability Evaluation -- Experimental Results in Industrial Case Studies -- Conclusions. . En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Analog Integrated Circuit Design Automation : Placement, Routing and Parasitic Extraction Techniques Tipo de documento: documento electrónico Autores: Martins, Ricardo, Autor ; Lourenço, Nuno, Autor ; Horta, Nuno, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XVI, 207 p. 108 ilustraciones, 79 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-34060-9 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para la automatización del diseño de diseños analógicos. Después de analizar el problema de la ubicación y el enrutamiento en la automatización del diseño electrónico (EDA), los autores analizan una variedad de herramientas de generación automática de diseños, así como los avances más recientes en el dimensionamiento de circuitos analógicos con reconocimiento del diseño. La discusión incluye diferentes métodos para la colocación automática (un Placer basado en plantillas y un Placer basado en optimización), un Enrutador completamente automático y un Extractor Parasitario basado en empírico. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologías, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Todos los métodos descritos se aplican a ejemplos prácticos para un proceso de diseño de 130 nm, así como a conjuntos de referencia de ubicación y enrutamiento. Presenta a los lectores la combinación jerárquica de frentes de colocaciones de Pareto; Presenta enrutamiento consciente de la electromigración con estructuras de terminales multipuerto multicapa; Incluye un enrutador evolutivo detallado, multiobjetivo y con múltiples restricciones; Permite la extracción de parásitos realizada sobre un diseño semiacabado. Nota de contenido: 1 Introduction -- 2 State-of-the-Art on Analog Layout Automation -- 3 AIDA-L: Architecture and Integration -- 4 Template-based Placer -- 5 Optimization-based Placer -- 6 Fully-Automatic Router -- 7 Empirical-based Parasitic Extractor -- 8 Experimental Results -- 9 Conclusions and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Analog Integrated Circuit Design Automation : Placement, Routing and Parasitic Extraction Techniques [documento electrónico] / Martins, Ricardo, Autor ; Lourenço, Nuno, Autor ; Horta, Nuno, Autor . - 1 ed. . - [s.l.] : Springer, 2017 . - XVI, 207 p. 108 ilustraciones, 79 ilustraciones en color.
ISBN : 978-3-319-34060-9
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para la automatización del diseño de diseños analógicos. Después de analizar el problema de la ubicación y el enrutamiento en la automatización del diseño electrónico (EDA), los autores analizan una variedad de herramientas de generación automática de diseños, así como los avances más recientes en el dimensionamiento de circuitos analógicos con reconocimiento del diseño. La discusión incluye diferentes métodos para la colocación automática (un Placer basado en plantillas y un Placer basado en optimización), un Enrutador completamente automático y un Extractor Parasitario basado en empírico. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologías, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Todos los métodos descritos se aplican a ejemplos prácticos para un proceso de diseño de 130 nm, así como a conjuntos de referencia de ubicación y enrutamiento. Presenta a los lectores la combinación jerárquica de frentes de colocaciones de Pareto; Presenta enrutamiento consciente de la electromigración con estructuras de terminales multipuerto multicapa; Incluye un enrutador evolutivo detallado, multiobjetivo y con múltiples restricciones; Permite la extracción de parásitos realizada sobre un diseño semiacabado. Nota de contenido: 1 Introduction -- 2 State-of-the-Art on Analog Layout Automation -- 3 AIDA-L: Architecture and Integration -- 4 Template-based Placer -- 5 Optimization-based Placer -- 6 Fully-Automatic Router -- 7 Empirical-based Parasitic Extractor -- 8 Experimental Results -- 9 Conclusions and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects / Lourenço, Nuno
Título : Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects Tipo de documento: documento electrónico Autores: Lourenço, Nuno, Autor ; Martins, Ricardo, Autor ; Horta, Nuno, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XXVII, 182 p. 112 ilustraciones, 90 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-42037-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para el dimensionamiento y optimización automática de circuitos integrados analógicos (CI). Los autores brindan una perspectiva histórica sobre los primeros métodos propuestos para abordar el dimensionamiento automático de circuitos analógicos, con énfasis en las metodologías para dimensionar y optimizar el circuito, y en las metodologías para estimar el rendimiento del circuito. La discusión también incluye el diseño y la optimización de circuitos robustos y los avances más recientes en enfoques de dimensionamiento analógico que tienen en cuenta el diseño. Los autores describen una metodología para un flujo automático para el diseño de circuitos integrados analógicos, incluidos detalles de las entradas e interfaces, técnicas de optimización multiobjetivo y las mejoras realizadas en la implementación básica mediante el uso de técnicas de aprendizaje automático. El modelo de gradiente se analiza en detalle, junto con los métodos para incluir efectos de diseño en el tamaño del circuito. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologías, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Se incluye un amplio conjunto de ejemplos de aplicaciones para demostrar las capacidades y características de las metodologías descritas. Nota de contenido: Introduction -- Previous Works on Automatic Analog IC Sizing -- AIDA-C Architecture -- Multi-Objective Optimization Kernel -- AIDA-C Circuit Sizing Results -- Layout-Aware Circuit Sizing -- AIDA-C Layout-aware Circuit Sizing Results -- Conclusions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects [documento electrónico] / Lourenço, Nuno, Autor ; Martins, Ricardo, Autor ; Horta, Nuno, Autor . - 1 ed. . - [s.l.] : Springer, 2017 . - XXVII, 182 p. 112 ilustraciones, 90 ilustraciones en color.
ISBN : 978-3-319-42037-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores una variedad de herramientas para el dimensionamiento y optimización automática de circuitos integrados analógicos (CI). Los autores brindan una perspectiva histórica sobre los primeros métodos propuestos para abordar el dimensionamiento automático de circuitos analógicos, con énfasis en las metodologías para dimensionar y optimizar el circuito, y en las metodologías para estimar el rendimiento del circuito. La discusión también incluye el diseño y la optimización de circuitos robustos y los avances más recientes en enfoques de dimensionamiento analógico que tienen en cuenta el diseño. Los autores describen una metodología para un flujo automático para el diseño de circuitos integrados analógicos, incluidos detalles de las entradas e interfaces, técnicas de optimización multiobjetivo y las mejoras realizadas en la implementación básica mediante el uso de técnicas de aprendizaje automático. El modelo de gradiente se analiza en detalle, junto con los métodos para incluir efectos de diseño en el tamaño del circuito. Los conceptos y algoritmos de todos los módulos se describen detalladamente, lo que permite a los lectores reproducir las metodologías, mejorar la calidad de sus diseños o utilizarlos como punto de partida para una nueva herramienta. Se incluye un amplio conjunto de ejemplos de aplicaciones para demostrar las capacidades y características de las metodologías descritas. Nota de contenido: Introduction -- Previous Works on Automatic Analog IC Sizing -- AIDA-C Architecture -- Multi-Objective Optimization Kernel -- AIDA-C Circuit Sizing Results -- Layout-Aware Circuit Sizing -- AIDA-C Layout-aware Circuit Sizing Results -- Conclusions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Logarithmic Voltage-to-Time Converter for Analog-to-Digital Signal Conversion Tipo de documento: documento electrónico Autores: Santos, Mauro, Autor ; Guilherme, Jorge, Autor ; Horta, Nuno, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2019 Número de páginas: XXI, 117 p. ISBN/ISSN/DL: 978-3-030-15978-8 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Procesamiento de la señal Circuitos y sistemas electrónicos Procesamiento de señales voz e imágenes Índice Dewey: 6.213.815 Resumen: Este libro presenta una novedosa arquitectura de conversión logarítmica basada en un inversor de acoplamiento cruzado. Se ofrece una descripción general del estado actual del arte de los convertidores logarítmicos, donde la mayoría de las arquitecturas de convertidores logarítmicos analógicos a digitales se derivan o adaptan de arquitecturas de convertidores analógicos a digitales lineales, lo que implica el uso de bloques de construcción analógicos como amplificadores. La arquitectura de conversión propuesta en este libro difiere de las arquitecturas logarítmicas convencionales. En este libro también se presentan posibles estudios futuros sobre la integración de la calibración en el elemento de conversión de voltaje a tiempo y el trabajo en una arquitectura de conversión mejorada derivada de la arquitectura. Nota de contenido: Introduction -- Nonlinear A/D Converters -- Proposed Logarithmic ADC -- Logarithmic VTC Design -- Circuit and Layout Level Validation -- Evaluation of the Prototype -- Future Work and Conclusions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Logarithmic Voltage-to-Time Converter for Analog-to-Digital Signal Conversion [documento electrónico] / Santos, Mauro, Autor ; Guilherme, Jorge, Autor ; Horta, Nuno, Autor . - 1 ed. . - [s.l.] : Springer, 2019 . - XXI, 117 p.
ISBN : 978-3-030-15978-8
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Procesamiento de la señal Circuitos y sistemas electrónicos Procesamiento de señales voz e imágenes Índice Dewey: 6.213.815 Resumen: Este libro presenta una novedosa arquitectura de conversión logarítmica basada en un inversor de acoplamiento cruzado. Se ofrece una descripción general del estado actual del arte de los convertidores logarítmicos, donde la mayoría de las arquitecturas de convertidores logarítmicos analógicos a digitales se derivan o adaptan de arquitecturas de convertidores analógicos a digitales lineales, lo que implica el uso de bloques de construcción analógicos como amplificadores. La arquitectura de conversión propuesta en este libro difiere de las arquitecturas logarítmicas convencionales. En este libro también se presentan posibles estudios futuros sobre la integración de la calibración en el elemento de conversión de voltaje a tiempo y el trabajo en una arquitectura de conversión mejorada derivada de la arquitectura. Nota de contenido: Introduction -- Nonlinear A/D Converters -- Proposed Logarithmic ADC -- Logarithmic VTC Design -- Circuit and Layout Level Validation -- Evaluation of the Prototype -- Future Work and Conclusions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Parallel Genetic Algorithms for Financial Pattern Discovery Using GPUs Tipo de documento: documento electrónico Autores: Baúto, João, Autor ; Neves, Rui, Autor ; Horta, Nuno, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2018 Número de páginas: XIV, 91 p. 50 ilustraciones ISBN/ISSN/DL: 978-3-319-73329-6 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Inteligencia Computacional Ingeniería financiera Ciencias sociales Matemáticas en Negocios Economía y Finanzas Índice Dewey: 006.3 Inteligencia artificial Resumen: Este Brief presenta un estudio de SAX/GA, un algoritmo para optimizar las estrategias comerciales de mercado, para comprender cómo funcionan la implementación secuencial de SAX/GA y los operadores genéticos para optimizar posibles soluciones. Este estudio se utiliza posteriormente como base para el desarrollo de técnicas paralelas capaces de explorar los puntos de paralelismo identificados que simplemente se centran en acelerar la función de fitness de alta resistencia a un GA acelerado por GPU completo. . Nota de contenido: Introduction -- State-of-the-Art in Pattern Recognition Techniques -- SAX/GA CPU Approach -- GPU-accelerated SAX/GA -- Conclusions and Future Work in the Field. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Parallel Genetic Algorithms for Financial Pattern Discovery Using GPUs [documento electrónico] / Baúto, João, Autor ; Neves, Rui, Autor ; Horta, Nuno, Autor . - 1 ed. . - [s.l.] : Springer, 2018 . - XIV, 91 p. 50 ilustraciones.
ISBN : 978-3-319-73329-6
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Inteligencia Computacional Ingeniería financiera Ciencias sociales Matemáticas en Negocios Economía y Finanzas Índice Dewey: 006.3 Inteligencia artificial Resumen: Este Brief presenta un estudio de SAX/GA, un algoritmo para optimizar las estrategias comerciales de mercado, para comprender cómo funcionan la implementación secuencial de SAX/GA y los operadores genéticos para optimizar posibles soluciones. Este estudio se utiliza posteriormente como base para el desarrollo de técnicas paralelas capaces de explorar los puntos de paralelismo identificados que simplemente se centran en acelerar la función de fitness de alta resistencia a un GA acelerado por GPU completo. . Nota de contenido: Introduction -- State-of-the-Art in Pattern Recognition Techniques -- SAX/GA CPU Approach -- GPU-accelerated SAX/GA -- Conclusions and Future Work in the Field. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
