Verification of Systems and Circuits Using LOTOS, Petri Nets, and CCS / Yoeli, Michael  

Público ISBD Ningún comentario para este título. Título : Verification of Systems and Circuits Using LOTOS, Petri Nets, and CCS Tipo de documento: documento electrónico Autores: Yoeli, Michael (1917-) ; Kol, Rakefet Editorial: Wiley Fecha de publicación: 2008 Número de páginas: xv, 231 p. : Il.: ill. Palabras clave:   Integrated circuits  Verification.  Computer software  Verification.  LOTOS (Computer program language)  Petri nets. Clasificación: 621.3815/48 Enlace de acceso : https://elibro-net.biblioproxy.umanizales.edu.co/es/lc/umanizales/titulos/177497 Verification of Systems and Circuits Using LOTOS, Petri Nets, and CCS [documento electrónico] / Yoeli, Michael (1917-) ; Kol, Rakefet . - Wiley, 2008 . - xv, 231 p. : : ill. Palabras clave:   Integrated circuits  Verification.  Computer software  Verification.  LOTOS (Computer program language)  Petri nets. Clasificación: 621.3815/48 Enlace de acceso : https://elibro-net.biblioproxy.umanizales.edu.co/es/lc/umanizales/titulos/177497

---

1 (1 - 1 / 1) Ver por página : 25 50 100 200