System-on-Chip Security / Farahmandi, Farimah  

Público ISBD Ningún comentario para este registro. Título : System-on-Chip Security : Validation and Verification Tipo de documento: documento electrónico Autores: Farahmandi, Farimah, ; Huang, Yuanwen, ; Mishra, Prabhat, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-30596-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Microprocesadores  Arquitectura de Computadores  Electrónica  Circuitos y sistemas electrónicos  Arquitecturas de procesador  Electrónica y Microelectrónica  Instrumentación Clasificación: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), así como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, así como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, así como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, así como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. Tipo de medio : Computadora Summary : This book describes a wide variety of System-on-Chip (SoC) security threats and vulnerabilities, as well as their sources, in each stage of a design life cycle. The authors discuss a wide variety of state-of-the-art security verification and validation approaches such as formal methods and side-channel analysis, as well as simulation-based security and trust validation approaches. This book provides a comprehensive reference for system on chip designers and verification and validation engineers interested in verifying security and trust of heterogeneous SoCs. Outlines a wide variety of hardware security threats and vulnerabilities as well as their sources in each of the stages of a design life cycle; Summarizes unsafe current design practices that lead to security and trust vulnerabilities; Covers state-of-the-art techniques as well as ongoing research efforts in developing scalable security validation using formal methods including symbolic algebra, model checkers, SAT solvers, and theorem provers; Explains how to leverage security validation approaches to prevent side-channel attacks; Presents automated debugging and patching techniques in the presence of security vulnerabilities; Includes case studies for security validation of arithmetic circuits, controller designs, as well as processor-based SoCs. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] System-on-Chip Security : Validation and Verification [documento electrónico] / Farahmandi, Farimah, ; Huang, Yuanwen, ; Mishra, Prabhat,  . -  1 ed.  . - [s.l.] : Springer, 2020 . - XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. ISBN : 978-3-030-30596-3 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Microprocesadores  Arquitectura de Computadores  Electrónica  Circuitos y sistemas electrónicos  Arquitecturas de procesador  Electrónica y Microelectrónica  Instrumentación Clasificación: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), así como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, así como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, así como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, así como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. Tipo de medio : Computadora Summary : This book describes a wide variety of System-on-Chip (SoC) security threats and vulnerabilities, as well as their sources, in each stage of a design life cycle. The authors discuss a wide variety of state-of-the-art security verification and validation approaches such as formal methods and side-channel analysis, as well as simulation-based security and trust validation approaches. This book provides a comprehensive reference for system on chip designers and verification and validation engineers interested in verifying security and trust of heterogeneous SoCs. Outlines a wide variety of hardware security threats and vulnerabilities as well as their sources in each of the stages of a design life cycle; Summarizes unsafe current design practices that lead to security and trust vulnerabilities; Covers state-of-the-art techniques as well as ongoing research efforts in developing scalable security validation using formal methods including symbolic algebra, model checkers, SAT solvers, and theorem provers; Explains how to leverage security validation approaches to prevent side-channel attacks; Presents automated debugging and patching techniques in the presence of security vulnerabilities; Includes case studies for security validation of arithmetic circuits, controller designs, as well as processor-based SoCs. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]

---

1 (1 - 1 / 1) Ver por página : 25 50 100 200