| TÃtulo : |
System-on-Chip Security : Validation and Verification |
| Tipo de documento: |
documento electrónico |
| Autores: |
Farahmandi, Farimah, ; Huang, Yuanwen, ; Mishra, Prabhat, |
| Mención de edición: |
1 ed. |
| Editorial: |
[s.l.] : Springer |
| Fecha de publicación: |
2020 |
| Número de páginas: |
XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. |
| ISBN/ISSN/DL: |
978-3-030-30596-3 |
| Nota general: |
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. |
| Palabras clave: |
Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación |
| Clasificación: |
|
| Resumen: |
Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), asà como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, asà como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, asà como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, asà como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. |
| Nota de contenido: |
Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. |
| Enlace de acceso : |
https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] |
System-on-Chip Security : Validation and Verification [documento electrónico] / Farahmandi, Farimah, ; Huang, Yuanwen, ; Mishra, Prabhat, . - 1 ed. . - [s.l.] : Springer, 2020 . - XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. ISBN : 978-3-030-30596-3 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
| Palabras clave: |
Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación |
| Clasificación: |
|
| Resumen: |
Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), asà como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, asà como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, asà como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, asà como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. |
| Nota de contenido: |
Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. |
| Enlace de acceso : |
https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] |
|  |
Crear una solicitud de compra Refinar búsqueda
