Autor Farahmandi, Farimah
|
|
Documentos disponibles escritos por este autor (2)
Hacer una sugerencia Refinar búsqueda
TÃtulo : Post-Silicon Validation and Debug Tipo de documento: documento electrónico Autores: Mishra, Prabhat, ; Farahmandi, Farimah, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2019 Número de páginas: XV, 394 p. 189 ilustraciones, 113 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-98116-1 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Ãndice Dewey: 6.213.815 Resumen: Este libro proporciona una cobertura completa de los desafÃos de validación y depuración post-silicio de System-on-Chip (SoC) y soluciones de última generación con contribuciones de diseñadores de SoC, investigadores académicos y expertos en verificación de SoC. Los lectores obtendrán una comprensión clara de la infraestructura de depuración existente y cómo se puede utilizar de manera efectiva para verificar y depurar SoC. Proporciona una descripción general completa de los desafÃos de depuración y validación post-silicio del SoC; Cubre técnicas de última generación para desarrollar infraestructura de depuración en chip; Describe técnicas automatizadas para generar pruebas y afirmaciones posteriores al silicio para permitir un análisis de cobertura y depuración eficaz posterior al silicio; Cubre la validación escalable post-silicio y la localización de errores utilizando una combinación de técnicas basadas en simulación y métodos formales; Presenta estudios de casos para la depuración post-silicio de diseños de SoC industriales. Nota de contenido: Part 1. Introduction -- Post-Silicon SoC Validation Challenges -- Part 2. Debug Infrastructure -- SoC Instrumentations: Pre-silicon Preparation for Post-silicon Readiness -- Structure-based Signal Selection for Post-silicon Validation -- Simulation-based Signal Selection -- Hybrid Signal Selection -- Post-Silicon Signal Selection using Machine Learning -- Part 3. Generation of Tests and Assertions -- Observability-aware Post-Silicon Test Generation -- On-chip Constrained-Random Stimuli Generation -- Test Generation and Lightweight Checking for Multi-core Memory Consistency -- Selection of Post-Silicon Hardware Assertions -- Part 4. Post-Silicon Debug -- Debug Data Reduction Techniques -- High-level Debugging of Post-silicon Failures -- Post-silicon Fault Localization with Satisfiability Solvers -- Coverage Evaluation and Analysis of Post-silicon Tests with Virtual Prototypes -- Utilization of Debug Infrastructure for Post-Silicon Coverage Analysis -- Part 5. Case Studies -- Network-on-Chip Validation and Debug -- Post-silicon Validation of the IBM Power8 Processor -- Part 6. Conclusion and Future Directions -- SoC Security versus Post-Silicon Debug Conflict -- The Future of Post-Silicon Debug. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Post-Silicon Validation and Debug [documento electrónico] / Mishra, Prabhat, ; Farahmandi, Farimah, . - 1 ed. . - [s.l.] : Springer, 2019 . - XV, 394 p. 189 ilustraciones, 113 ilustraciones en color.
ISBN : 978-3-319-98116-1
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Ãndice Dewey: 6.213.815 Resumen: Este libro proporciona una cobertura completa de los desafÃos de validación y depuración post-silicio de System-on-Chip (SoC) y soluciones de última generación con contribuciones de diseñadores de SoC, investigadores académicos y expertos en verificación de SoC. Los lectores obtendrán una comprensión clara de la infraestructura de depuración existente y cómo se puede utilizar de manera efectiva para verificar y depurar SoC. Proporciona una descripción general completa de los desafÃos de depuración y validación post-silicio del SoC; Cubre técnicas de última generación para desarrollar infraestructura de depuración en chip; Describe técnicas automatizadas para generar pruebas y afirmaciones posteriores al silicio para permitir un análisis de cobertura y depuración eficaz posterior al silicio; Cubre la validación escalable post-silicio y la localización de errores utilizando una combinación de técnicas basadas en simulación y métodos formales; Presenta estudios de casos para la depuración post-silicio de diseños de SoC industriales. Nota de contenido: Part 1. Introduction -- Post-Silicon SoC Validation Challenges -- Part 2. Debug Infrastructure -- SoC Instrumentations: Pre-silicon Preparation for Post-silicon Readiness -- Structure-based Signal Selection for Post-silicon Validation -- Simulation-based Signal Selection -- Hybrid Signal Selection -- Post-Silicon Signal Selection using Machine Learning -- Part 3. Generation of Tests and Assertions -- Observability-aware Post-Silicon Test Generation -- On-chip Constrained-Random Stimuli Generation -- Test Generation and Lightweight Checking for Multi-core Memory Consistency -- Selection of Post-Silicon Hardware Assertions -- Part 4. Post-Silicon Debug -- Debug Data Reduction Techniques -- High-level Debugging of Post-silicon Failures -- Post-silicon Fault Localization with Satisfiability Solvers -- Coverage Evaluation and Analysis of Post-silicon Tests with Virtual Prototypes -- Utilization of Debug Infrastructure for Post-Silicon Coverage Analysis -- Part 5. Case Studies -- Network-on-Chip Validation and Debug -- Post-silicon Validation of the IBM Power8 Processor -- Part 6. Conclusion and Future Directions -- SoC Security versus Post-Silicon Debug Conflict -- The Future of Post-Silicon Debug. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
TÃtulo : System-on-Chip Security : Validation and Verification Tipo de documento: documento electrónico Autores: Farahmandi, Farimah, Autor ; Huang, Yuanwen, Autor ; Mishra, Prabhat, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-30596-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Ãndice Dewey: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), asà como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, asà como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, asà como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, asà como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i System-on-Chip Security : Validation and Verification [documento electrónico] / Farahmandi, Farimah, Autor ; Huang, Yuanwen, Autor ; Mishra, Prabhat, Autor . - 1 ed. . - [s.l.] : Springer, 2020 . - XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color.
ISBN : 978-3-030-30596-3
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Ãndice Dewey: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), asà como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, asà como enfoques de validación de confianza y seguridad basados ​​en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados ​​en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, asà como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, asà como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados ​​en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. En lÃnea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
