Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond / Wang, Guilei  

Público ISBD Ningún comentario para este registro. Título : Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond Tipo de documento: documento electrónico Autores: Wang, Guilei, Mención de edición: 1 ed. Editorial: Singapore [Malasia] : Springer Fecha de publicación: 2019 Número de páginas: XVI, 115 p. ISBN/ISSN/DL: 978-981-1500466-- Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Microsistemas y MEMS  Semiconductor  Circuito electrónico  Microtecnología  Sistemas micro electromecánicos  Circuitos y sistemas electrónicos Clasificación: 537.622 Resumen: Esta tesis presenta la tecnología de fuente y drenaje (S/D) de SiGe en el contexto de CMOS avanzado y aborda tanto el procesamiento de dispositivos como el modelado de epitaxia. Dado que la hoja de ruta de la tecnología CMOS exige una reducción continua de las estructuras de transistores tradicionales, controlar los efectos parásitos de los transistores, por ejemplo el efecto de canal corto, las resistencias y capacitancias parásitas, se está volviendo cada vez más difícil. La aparición de estos problemas provocó una revolución tecnológica, donde se produjo una transición del diseño de transistor plano al tridimensional (3D) en el nodo tecnológico de 22 nm. El método de crecimiento epitaxial selectivo (SEG) se ha utilizado para depositar SiGe como material estresante en regiones S/D para inducir tensión uniaxial en la región del canal. La tesis investiga cuestiones de integración de procesos en la producción de circuitos integrados y se concentra en los parámetros clave del crecimiento epitaxial selectivo de SiGe de alta calidad, con especial atención en su comportamiento de dependencia del patrón y en cuestiones clave de integración en estructuras de transistores tanto 2D como 3D, con el objetivo de mejorar las aplicaciones futuras de SiGe SEG en CMOS avanzados. Nota de contenido: Introduction -- Strain technology of Si-based materials -- SiGe Epitaxial Growth and material characterization -- SiGe Source and Drain Integration and transistor performance investigation -- Pattern Dependency behavior of SiGe Selective Epitaxy -- Summary and final words. Tipo de medio : Computadora Summary : This thesis presents the SiGe source and drain (S/D) technology in the context of advanced CMOS, and addresses both device processing and epitaxy modelling. As the CMOS technology roadmap calls for continuously downscaling traditional transistor structures, controlling the parasitic effects of transistors, e.g. short channel effect, parasitic resistances and capacitances is becoming increasingly difficult. The emergence of these problems sparked a technological revolution, where a transition from planar to three-dimensional (3D) transistor design occurred in the 22nm technology node. The selective epitaxial growth (SEG) method has been used to deposit SiGe as stressor material in S/D regions to induce uniaxial strain in the channel region. The thesis investigates issues of process integration in IC production and concentrates on the key parameters of high-quality SiGe selective epitaxial growth, with a special focus on its patterndependency behavior and on key integration issues in both 2D and 3D transistor structures, the goal being to improve future applications of SiGe SEG in advanced CMOS. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond [documento electrónico] / Wang, Guilei,  . -  1 ed.  . - Singapore [Malasia] : Springer, 2019 . - XVI, 115 p. ISBN : 978-981-1500466-- Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Microsistemas y MEMS  Semiconductor  Circuito electrónico  Microtecnología  Sistemas micro electromecánicos  Circuitos y sistemas electrónicos Clasificación: 537.622 Resumen: Esta tesis presenta la tecnología de fuente y drenaje (S/D) de SiGe en el contexto de CMOS avanzado y aborda tanto el procesamiento de dispositivos como el modelado de epitaxia. Dado que la hoja de ruta de la tecnología CMOS exige una reducción continua de las estructuras de transistores tradicionales, controlar los efectos parásitos de los transistores, por ejemplo el efecto de canal corto, las resistencias y capacitancias parásitas, se está volviendo cada vez más difícil. La aparición de estos problemas provocó una revolución tecnológica, donde se produjo una transición del diseño de transistor plano al tridimensional (3D) en el nodo tecnológico de 22 nm. El método de crecimiento epitaxial selectivo (SEG) se ha utilizado para depositar SiGe como material estresante en regiones S/D para inducir tensión uniaxial en la región del canal. La tesis investiga cuestiones de integración de procesos en la producción de circuitos integrados y se concentra en los parámetros clave del crecimiento epitaxial selectivo de SiGe de alta calidad, con especial atención en su comportamiento de dependencia del patrón y en cuestiones clave de integración en estructuras de transistores tanto 2D como 3D, con el objetivo de mejorar las aplicaciones futuras de SiGe SEG en CMOS avanzados. Nota de contenido: Introduction -- Strain technology of Si-based materials -- SiGe Epitaxial Growth and material characterization -- SiGe Source and Drain Integration and transistor performance investigation -- Pattern Dependency behavior of SiGe Selective Epitaxy -- Summary and final words. Tipo de medio : Computadora Summary : This thesis presents the SiGe source and drain (S/D) technology in the context of advanced CMOS, and addresses both device processing and epitaxy modelling. As the CMOS technology roadmap calls for continuously downscaling traditional transistor structures, controlling the parasitic effects of transistors, e.g. short channel effect, parasitic resistances and capacitances is becoming increasingly difficult. The emergence of these problems sparked a technological revolution, where a transition from planar to three-dimensional (3D) transistor design occurred in the 22nm technology node. The selective epitaxial growth (SEG) method has been used to deposit SiGe as stressor material in S/D regions to induce uniaxial strain in the channel region. The thesis investigates issues of process integration in IC production and concentrates on the key parameters of high-quality SiGe selective epitaxial growth, with a special focus on its patterndependency behavior and on key integration issues in both 2D and 3D transistor structures, the goal being to improve future applications of SiGe SEG in advanced CMOS. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]

---

1 (1 - 1 / 1) Ver por página : 25 50 100 200