Autor Mishra, Prabhat
|
|
Documentos disponibles escritos por este autor (4)
Hacer una sugerencia Refinar búsqueda
Título : Hardware IP Security and Trust Tipo de documento: documento electrónico Autores: Mishra, Prabhat, ; Bhunia, Swarup, ; Tehranipoor, Mark, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XII, 353 p. 131 ilustraciones, 78 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-49025-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Microprocesador Arquitecturas de procesador Seguridad de datos e información Criptología Arquitectura de Computadores Protección de datos Cifrado de datos (Informática) Criptografía Circuito electrónico Circuitos y sistemas electrónicos Índice Dewey: 6.213.815 Resumen: Este libro proporciona una descripción general de la metodología actual de diseño de sistema en chip (SoC) basada en propiedad intelectual (IP) y destaca cómo la seguridad de la IP puede verse comprometida en varias etapas del ciclo general de diseño, fabricación e implementación de SoC. Los lectores obtendrán una comprensión integral de las vulnerabilidades de seguridad de los diferentes tipos de IP. Este libro permitiría a los lectores superar estas vulnerabilidades a través de una combinación eficiente de contramedidas proactivas y soluciones de diseño para la seguridad, así como una amplia variedad de técnicas de validación y evaluación de confianza y seguridad IP. Este libro sirve como fuente única de referencia para diseñadores y profesionales de sistemas para el diseño de SoC seguros, confiables y dignos de confianza. Nota de contenido: Part I. Introduction -- Chapter 1.Security and Trust Vulnerabilities in Third-party IPs -- PArt II.Trust Analysis -- Chapter 2.Security Rule Check -- Chapter 3.Digital Circuit Vulnerabilities to Hardware Trojans -- Chapter 4.Code Coverage Analysis for IP Trust Verification -- Chapter 5.Analyzing Circuit Layout to Probing Attack -- Chapter 6.Testing of Side Channel Leakage of Cryptographic IPs: Metrics and Evaluations -- Part III -- Effective Countermeasures -- Chapter 7.Hardware Hardening Approaches using Camouflaging, Encryption and Obfuscation -- Chapter 8.A Novel Mutating Runtime Architecture for Embedding Multiple Countermeasures Against Passive Side Channel Attacks -- Part IV -- Chapter 9.Validation of IP Security and Trust -- Chapter 10.IP Trust Validation using Proof-carrying Hardware -- Chapter 11. Hardware Trust Verification -- Chapter 12.Verification of Unspecified IP Functionality -- Chapter 13.Verifying Security Properties in Modern SoCs using Instruction-level Abstractions -- Chapter 14. Test Generation for Detection of Malicious Parametric Variations -- Part V. Conclusions -- Chapter 15.The Future of Trustworthy SoC Design. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Hardware IP Security and Trust [documento electrónico] / Mishra, Prabhat, ; Bhunia, Swarup, ; Tehranipoor, Mark, . - 1 ed. . - [s.l.] : Springer, 2017 . - XII, 353 p. 131 ilustraciones, 78 ilustraciones en color.
ISBN : 978-3-319-49025-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Microprocesador Arquitecturas de procesador Seguridad de datos e información Criptología Arquitectura de Computadores Protección de datos Cifrado de datos (Informática) Criptografía Circuito electrónico Circuitos y sistemas electrónicos Índice Dewey: 6.213.815 Resumen: Este libro proporciona una descripción general de la metodología actual de diseño de sistema en chip (SoC) basada en propiedad intelectual (IP) y destaca cómo la seguridad de la IP puede verse comprometida en varias etapas del ciclo general de diseño, fabricación e implementación de SoC. Los lectores obtendrán una comprensión integral de las vulnerabilidades de seguridad de los diferentes tipos de IP. Este libro permitiría a los lectores superar estas vulnerabilidades a través de una combinación eficiente de contramedidas proactivas y soluciones de diseño para la seguridad, así como una amplia variedad de técnicas de validación y evaluación de confianza y seguridad IP. Este libro sirve como fuente única de referencia para diseñadores y profesionales de sistemas para el diseño de SoC seguros, confiables y dignos de confianza. Nota de contenido: Part I. Introduction -- Chapter 1.Security and Trust Vulnerabilities in Third-party IPs -- PArt II.Trust Analysis -- Chapter 2.Security Rule Check -- Chapter 3.Digital Circuit Vulnerabilities to Hardware Trojans -- Chapter 4.Code Coverage Analysis for IP Trust Verification -- Chapter 5.Analyzing Circuit Layout to Probing Attack -- Chapter 6.Testing of Side Channel Leakage of Cryptographic IPs: Metrics and Evaluations -- Part III -- Effective Countermeasures -- Chapter 7.Hardware Hardening Approaches using Camouflaging, Encryption and Obfuscation -- Chapter 8.A Novel Mutating Runtime Architecture for Embedding Multiple Countermeasures Against Passive Side Channel Attacks -- Part IV -- Chapter 9.Validation of IP Security and Trust -- Chapter 10.IP Trust Validation using Proof-carrying Hardware -- Chapter 11. Hardware Trust Verification -- Chapter 12.Verification of Unspecified IP Functionality -- Chapter 13.Verifying Security Properties in Modern SoCs using Instruction-level Abstractions -- Chapter 14. Test Generation for Detection of Malicious Parametric Variations -- Part V. Conclusions -- Chapter 15.The Future of Trustworthy SoC Design. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Network-on-Chip Security and Privacy Tipo de documento: documento electrónico Autores: Mishra, Prabhat, ; Charles, Subodha, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2021 Número de páginas: XII, 496 p. 213 ilustraciones, 199 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-69131-8 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Sistemas informáticos integrados Circuitos electrónicos Microprocesadores Arquitectura de Computadores Sistemas embebidos Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 006.22 Lenguajes de marcado - HTML (HyperText Markup Language) - XML (eXtensible Markup Language), etc Resumen: Este libro proporciona una cobertura completa de las vulnerabilidades de seguridad de Network-on-Chip (NoC) y las contramedidas más modernas, con contribuciones de diseñadores de System-on-Chip (SoC), investigadores académicos y expertos en seguridad de hardware. Los lectores obtendrán una comprensión clara de las soluciones de seguridad existentes para arquitecturas de comunicación en chip y cómo se pueden utilizar de manera efectiva para diseñar sistemas seguros y confiables. Proporciona una descripción general completa de las vulnerabilidades de seguridad de NoC para diversas arquitecturas de comunicación en chip, incluidas topologías de red híbrida, de malla, de anillo y de estrella; Describe soluciones de seguridad de última generación para defenderse contra un amplio espectro de ataques, incluidos implantes maliciosos (por ejemplo, troyanos de hardware), escuchas ilegales, fuga de información, suplantación de identidad, denegación de servicio y ejecución errónea; Cubre una amplia variedad de ataques NoC y contramedidas efectivas para diversas tecnologías de comunicación, incluidos NoC eléctricos, ópticos (fotónicos) e inalámbricos; Presenta soluciones de seguridad ligeras, estáticas (diseño para confianza), así como dinámicas (tiempo de ejecución); Permite la validación de seguridad mediante una combinación eficaz de métodos formales, validación basada en afirmaciones, análisis de canales laterales y aprendizaje automático; Analiza las ventajas y desventajas entre la seguridad de las comunicaciones en el chip y la implementación de eficiencia energética en sistemas integrados y dispositivos de IoT con recursos limitados. Nota de contenido: Introduction to System-on-Chip Design using Network-on-Chip -- Network-on-Chip Security Challenges due to Supply Chain -- Characterizing and Optimizing Performance in NoC Architectures -- Characterizing and Optimizing Energy in NoC Architectures -- Modeling NoC in Architectural Simulators -- Eavesdropping Attacks -- Data Integrity Attacks -- Denial-of-Service Attacks -- Side-Channel Attacks -- Emerging Security Vulnerabilities in NoC-based SoCs -- Lightweight Encryption and authentication in NoC-based SoCs -- Trust-aware Routing in NoC-based SoCs -- Route and Data Randomization in NoC-based SoCs -- Mitigating Side-Channel Attacks in NoC-based SoCs -- Real-time Detection and Localization of DoS attacks -- Digital Watermarking for Detecting Malicious IP Cores -- Authorization for NoC Resource Accesses -- Formal Verification of NoC Security Properties -- NoC Trust Verification using Security Assertions -- Securing Optical/Photonic NoC -- Securing Wireless NoC -- Securing 2.5 and 3D NoC -- Future of TrustworthyOn-Chip Communication -- Conclusions and Future Directions. . En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Network-on-Chip Security and Privacy [documento electrónico] / Mishra, Prabhat, ; Charles, Subodha, . - 1 ed. . - [s.l.] : Springer, 2021 . - XII, 496 p. 213 ilustraciones, 199 ilustraciones en color.
ISBN : 978-3-030-69131-8
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Sistemas informáticos integrados Circuitos electrónicos Microprocesadores Arquitectura de Computadores Sistemas embebidos Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 006.22 Lenguajes de marcado - HTML (HyperText Markup Language) - XML (eXtensible Markup Language), etc Resumen: Este libro proporciona una cobertura completa de las vulnerabilidades de seguridad de Network-on-Chip (NoC) y las contramedidas más modernas, con contribuciones de diseñadores de System-on-Chip (SoC), investigadores académicos y expertos en seguridad de hardware. Los lectores obtendrán una comprensión clara de las soluciones de seguridad existentes para arquitecturas de comunicación en chip y cómo se pueden utilizar de manera efectiva para diseñar sistemas seguros y confiables. Proporciona una descripción general completa de las vulnerabilidades de seguridad de NoC para diversas arquitecturas de comunicación en chip, incluidas topologías de red híbrida, de malla, de anillo y de estrella; Describe soluciones de seguridad de última generación para defenderse contra un amplio espectro de ataques, incluidos implantes maliciosos (por ejemplo, troyanos de hardware), escuchas ilegales, fuga de información, suplantación de identidad, denegación de servicio y ejecución errónea; Cubre una amplia variedad de ataques NoC y contramedidas efectivas para diversas tecnologías de comunicación, incluidos NoC eléctricos, ópticos (fotónicos) e inalámbricos; Presenta soluciones de seguridad ligeras, estáticas (diseño para confianza), así como dinámicas (tiempo de ejecución); Permite la validación de seguridad mediante una combinación eficaz de métodos formales, validación basada en afirmaciones, análisis de canales laterales y aprendizaje automático; Analiza las ventajas y desventajas entre la seguridad de las comunicaciones en el chip y la implementación de eficiencia energética en sistemas integrados y dispositivos de IoT con recursos limitados. Nota de contenido: Introduction to System-on-Chip Design using Network-on-Chip -- Network-on-Chip Security Challenges due to Supply Chain -- Characterizing and Optimizing Performance in NoC Architectures -- Characterizing and Optimizing Energy in NoC Architectures -- Modeling NoC in Architectural Simulators -- Eavesdropping Attacks -- Data Integrity Attacks -- Denial-of-Service Attacks -- Side-Channel Attacks -- Emerging Security Vulnerabilities in NoC-based SoCs -- Lightweight Encryption and authentication in NoC-based SoCs -- Trust-aware Routing in NoC-based SoCs -- Route and Data Randomization in NoC-based SoCs -- Mitigating Side-Channel Attacks in NoC-based SoCs -- Real-time Detection and Localization of DoS attacks -- Digital Watermarking for Detecting Malicious IP Cores -- Authorization for NoC Resource Accesses -- Formal Verification of NoC Security Properties -- NoC Trust Verification using Security Assertions -- Securing Optical/Photonic NoC -- Securing Wireless NoC -- Securing 2.5 and 3D NoC -- Future of TrustworthyOn-Chip Communication -- Conclusions and Future Directions. . En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Post-Silicon Validation and Debug Tipo de documento: documento electrónico Autores: Mishra, Prabhat, ; Farahmandi, Farimah, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2019 Número de páginas: XV, 394 p. 189 ilustraciones, 113 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-98116-1 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro proporciona una cobertura completa de los desafíos de validación y depuración post-silicio de System-on-Chip (SoC) y soluciones de última generación con contribuciones de diseñadores de SoC, investigadores académicos y expertos en verificación de SoC. Los lectores obtendrán una comprensión clara de la infraestructura de depuración existente y cómo se puede utilizar de manera efectiva para verificar y depurar SoC. Proporciona una descripción general completa de los desafíos de depuración y validación post-silicio del SoC; Cubre técnicas de última generación para desarrollar infraestructura de depuración en chip; Describe técnicas automatizadas para generar pruebas y afirmaciones posteriores al silicio para permitir un análisis de cobertura y depuración eficaz posterior al silicio; Cubre la validación escalable post-silicio y la localización de errores utilizando una combinación de técnicas basadas en simulación y métodos formales; Presenta estudios de casos para la depuración post-silicio de diseños de SoC industriales. Nota de contenido: Part 1. Introduction -- Post-Silicon SoC Validation Challenges -- Part 2. Debug Infrastructure -- SoC Instrumentations: Pre-silicon Preparation for Post-silicon Readiness -- Structure-based Signal Selection for Post-silicon Validation -- Simulation-based Signal Selection -- Hybrid Signal Selection -- Post-Silicon Signal Selection using Machine Learning -- Part 3. Generation of Tests and Assertions -- Observability-aware Post-Silicon Test Generation -- On-chip Constrained-Random Stimuli Generation -- Test Generation and Lightweight Checking for Multi-core Memory Consistency -- Selection of Post-Silicon Hardware Assertions -- Part 4. Post-Silicon Debug -- Debug Data Reduction Techniques -- High-level Debugging of Post-silicon Failures -- Post-silicon Fault Localization with Satisfiability Solvers -- Coverage Evaluation and Analysis of Post-silicon Tests with Virtual Prototypes -- Utilization of Debug Infrastructure for Post-Silicon Coverage Analysis -- Part 5. Case Studies -- Network-on-Chip Validation and Debug -- Post-silicon Validation of the IBM Power8 Processor -- Part 6. Conclusion and Future Directions -- SoC Security versus Post-Silicon Debug Conflict -- The Future of Post-Silicon Debug. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Post-Silicon Validation and Debug [documento electrónico] / Mishra, Prabhat, ; Farahmandi, Farimah, . - 1 ed. . - [s.l.] : Springer, 2019 . - XV, 394 p. 189 ilustraciones, 113 ilustraciones en color.
ISBN : 978-3-319-98116-1
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro proporciona una cobertura completa de los desafíos de validación y depuración post-silicio de System-on-Chip (SoC) y soluciones de última generación con contribuciones de diseñadores de SoC, investigadores académicos y expertos en verificación de SoC. Los lectores obtendrán una comprensión clara de la infraestructura de depuración existente y cómo se puede utilizar de manera efectiva para verificar y depurar SoC. Proporciona una descripción general completa de los desafíos de depuración y validación post-silicio del SoC; Cubre técnicas de última generación para desarrollar infraestructura de depuración en chip; Describe técnicas automatizadas para generar pruebas y afirmaciones posteriores al silicio para permitir un análisis de cobertura y depuración eficaz posterior al silicio; Cubre la validación escalable post-silicio y la localización de errores utilizando una combinación de técnicas basadas en simulación y métodos formales; Presenta estudios de casos para la depuración post-silicio de diseños de SoC industriales. Nota de contenido: Part 1. Introduction -- Post-Silicon SoC Validation Challenges -- Part 2. Debug Infrastructure -- SoC Instrumentations: Pre-silicon Preparation for Post-silicon Readiness -- Structure-based Signal Selection for Post-silicon Validation -- Simulation-based Signal Selection -- Hybrid Signal Selection -- Post-Silicon Signal Selection using Machine Learning -- Part 3. Generation of Tests and Assertions -- Observability-aware Post-Silicon Test Generation -- On-chip Constrained-Random Stimuli Generation -- Test Generation and Lightweight Checking for Multi-core Memory Consistency -- Selection of Post-Silicon Hardware Assertions -- Part 4. Post-Silicon Debug -- Debug Data Reduction Techniques -- High-level Debugging of Post-silicon Failures -- Post-silicon Fault Localization with Satisfiability Solvers -- Coverage Evaluation and Analysis of Post-silicon Tests with Virtual Prototypes -- Utilization of Debug Infrastructure for Post-Silicon Coverage Analysis -- Part 5. Case Studies -- Network-on-Chip Validation and Debug -- Post-silicon Validation of the IBM Power8 Processor -- Part 6. Conclusion and Future Directions -- SoC Security versus Post-Silicon Debug Conflict -- The Future of Post-Silicon Debug. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : System-on-Chip Security : Validation and Verification Tipo de documento: documento electrónico Autores: Farahmandi, Farimah, Autor ; Huang, Yuanwen, Autor ; Mishra, Prabhat, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-30596-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), así como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, así como enfoques de validación de confianza y seguridad basados en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, así como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, así como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i System-on-Chip Security : Validation and Verification [documento electrónico] / Farahmandi, Farimah, Autor ; Huang, Yuanwen, Autor ; Mishra, Prabhat, Autor . - 1 ed. . - [s.l.] : Springer, 2020 . - XIX, 289 p. 105 ilustraciones, 78 ilustraciones en color.
ISBN : 978-3-030-30596-3
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro describe una amplia variedad de amenazas y vulnerabilidades de seguridad de System-on-Chip (SoC), así como sus fuentes, en cada etapa del ciclo de vida de un diseño. Los autores analizan una amplia variedad de enfoques de verificación y validación de seguridad de última generación, como métodos formales y análisis de canal lateral, así como enfoques de validación de confianza y seguridad basados en simulación. Este libro proporciona una referencia completa para los diseñadores de sistemas en chips y los ingenieros de verificación y validación interesados en verificar la seguridad y la confianza de SoC heterogéneos. Describe una amplia variedad de amenazas y vulnerabilidades a la seguridad del hardware, así como sus fuentes en cada una de las etapas del ciclo de vida de un diseño; Resume las prácticas de diseño actuales inseguras que conducen a vulnerabilidades de seguridad y confianza; Cubre técnicas de vanguardia, así como esfuerzos de investigación en curso para desarrollar una validación de seguridad escalable utilizando métodos formales que incluyen álgebra simbólica, verificadores de modelos, solucionadores SAT y demostradores de teoremas; Explica cómo aprovechar los enfoques de validación de seguridad para prevenir ataques de canal lateral; Presenta técnicas automatizadas de depuración y parcheo en presencia de vulnerabilidades de seguridad; Incluye estudios de casos para la validación de seguridad de circuitos aritméticos, diseños de controladores y SoC basados en procesadores. Nota de contenido: Introduction -- Security Verification Using Formal Methods -- Simulation-Based Security Validation Approaches -- Security Validation Using Side-Channel Analysis -- Automated Vulnerability Detection And Mitigation -- Conclusion. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
