Información del autor
Autor Shirinzadeh, Saeideh |
Documentos disponibles escritos por este autor (1)
Crear una solicitud de compra Refinar búsqueda
TÃtulo : In-Memory Computing : Synthesis and Optimization Tipo de documento: documento electrónico Autores: Shirinzadeh, Saeideh, ; Drechsler, Rolf, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2020 Número de páginas: XI, 115 p. 29 ilustraciones, 12 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-18026-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuito electrónico Microprocesador Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Clasificación: 6.213.815 Resumen: Este libro describe un enfoque integral para la sÃntesis y optimización de hardware y arquitecturas de computación lógica en memoria utilizando dispositivos memristivos, lo que crea una base sólida para aplicaciones prácticas. Los lectores se familiarizarán con una nueva generación de arquitecturas de computadoras que potencialmente pueden funcionar más rápido, ya que se supera la necesidad de comunicación entre el procesador y la memoria. La discusión incluye varias metodologÃas de sÃntesis y algoritmos de optimización que apuntan a métricas de costos de implementación, incluida la latencia y la sobrecarga de área, asà como el problema de confiabilidad causado por la corta vida útil de la memoria. Presenta un flujo de sÃntesis integral para el campo emergente de la computación lógica en memoria; describe la compilación automatizada de arquitecturas de computadora lógicas en memoria programables; incluye varios algoritmos de optimización efectivos también aplicables a la sÃntesis lógica clásica; investiga el tráfico de escritura desequilibrado en arquitecturas lógicas en memoria y describe enfoques de nivelación del desgaste para aliviarlo. Nota de contenido: Chapter 1: Introduction -- Chapter 2: Background -- Chapter 3: BDD Optimization and Approximation: A Multi-Criteria Approach -- Chapter 4: Synthesis for Logic-in-Memory Computing using RRAM -- Chapter 5: Compilation and Wear Le0veling for Programmable Logic-in-Memory (PLiM) Architecture -- Chapter 6: Conclusions. Tipo de medio : Computadora Summary : This book describes a comprehensive approach for synthesis and optimization of logic-in-memory computing hardware and architectures using memristive devices, which creates a firm foundation for practical applications. Readers will get familiar with a new generation of computer architectures that potentially can perform faster, as the necessity for communication between the processor and memory is surpassed. The discussion includes various synthesis methodologies and optimization algorithms targeting implementation cost metrics including latency and area overhead as well as the reliability issue caused by short memory lifetime. Presents a comprehensive synthesis flow for the emerging field of logic-in-memory computing; Describes automated compilation of programmable logic-in-memory computer architectures; Includes several effective optimization algorithm also applicable to classical logic synthesis; Investigates unbalanced write traffic in logic-in-memory architectures and describes wear leveling approaches to alleviate it. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] In-Memory Computing : Synthesis and Optimization [documento electrónico] / Shirinzadeh, Saeideh, ; Drechsler, Rolf, . - 1 ed. . - [s.l.] : Springer, 2020 . - XI, 115 p. 29 ilustraciones, 12 ilustraciones en color.
ISBN : 978-3-030-18026-3
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Idioma : Inglés (eng)
Palabras clave: Circuito electrónico Microprocesador Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Clasificación: 6.213.815 Resumen: Este libro describe un enfoque integral para la sÃntesis y optimización de hardware y arquitecturas de computación lógica en memoria utilizando dispositivos memristivos, lo que crea una base sólida para aplicaciones prácticas. Los lectores se familiarizarán con una nueva generación de arquitecturas de computadoras que potencialmente pueden funcionar más rápido, ya que se supera la necesidad de comunicación entre el procesador y la memoria. La discusión incluye varias metodologÃas de sÃntesis y algoritmos de optimización que apuntan a métricas de costos de implementación, incluida la latencia y la sobrecarga de área, asà como el problema de confiabilidad causado por la corta vida útil de la memoria. Presenta un flujo de sÃntesis integral para el campo emergente de la computación lógica en memoria; describe la compilación automatizada de arquitecturas de computadora lógicas en memoria programables; incluye varios algoritmos de optimización efectivos también aplicables a la sÃntesis lógica clásica; investiga el tráfico de escritura desequilibrado en arquitecturas lógicas en memoria y describe enfoques de nivelación del desgaste para aliviarlo. Nota de contenido: Chapter 1: Introduction -- Chapter 2: Background -- Chapter 3: BDD Optimization and Approximation: A Multi-Criteria Approach -- Chapter 4: Synthesis for Logic-in-Memory Computing using RRAM -- Chapter 5: Compilation and Wear Le0veling for Programmable Logic-in-Memory (PLiM) Architecture -- Chapter 6: Conclusions. Tipo de medio : Computadora Summary : This book describes a comprehensive approach for synthesis and optimization of logic-in-memory computing hardware and architectures using memristive devices, which creates a firm foundation for practical applications. Readers will get familiar with a new generation of computer architectures that potentially can perform faster, as the necessity for communication between the processor and memory is surpassed. The discussion includes various synthesis methodologies and optimization algorithms targeting implementation cost metrics including latency and area overhead as well as the reliability issue caused by short memory lifetime. Presents a comprehensive synthesis flow for the emerging field of logic-in-memory computing; Describes automated compilation of programmable logic-in-memory computer architectures; Includes several effective optimization algorithm also applicable to classical logic synthesis; Investigates unbalanced write traffic in logic-in-memory architectures and describes wear leveling approaches to alleviate it. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]
