Autor Bhunia, Swarup
|
|
Documentos disponibles escritos por este autor (5)
Hacer una sugerencia Refinar búsqueda
Título : Fundamentals of IP and SoC Security : Design, Verification, and Debug Tipo de documento: documento electrónico Autores: Bhunia, Swarup, ; Ray, Sandip, ; Sur-Kolay, Susmita, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: VI, 316 p. 105 ilustraciones, 52 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-50057-7 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 6.213.815 Resumen: Este libro trata sobre la seguridad en sistemas integrados y proporciona una referencia autorizada a todos los aspectos de la seguridad en diseños de sistema en chip (SoC). Los autores analizan cuestiones que van desde los requisitos de seguridad en los diseños de SoC, la definición de arquitecturas y opciones de diseño para aplicar y validar políticas de seguridad, hasta compensaciones y conflictos relacionados con requisitos de seguridad, funcionalidad y depuración. La cobertura también incluye estudios de casos de las "trincheras" de la práctica industrial actual en el diseño, implementación y validación de sistemas integrados críticos para la seguridad. Proporciona una referencia autorizada y un resumen de lo último en seguridad para sistemas integrados, IP de hardware y diseños de SoC; Adopta una visión "transversal" de la seguridad que interactúa con diferentes componentes de diseño y validación, como arquitectura, implementación, verificación y depuración, cada uno de los cuales impone compensaciones únicas; Incluye una descripción general de alto nivel, un análisis detallado de la implementación y estudios de casos relevantes sobre cuestiones de diseño/verificación/depuración relacionadas con la seguridad IP/SoC. . Nota de contenido: Introduction -- Security Validation -- SoC Security and Debug -- IP Trust: The Problem and Design/Validation based Solution -- Security of Crypto IP Core: Issues and Countermeasures -- PUF-Based Authentication -- FPGA-based IP and SoC Security -- Physical Unclonable Functions and Intellectual Property Protection Techniques -- A Systematic Approach to Fault-Attack Resistant Design -- Hardware Trojan Attacks and Countermeasures -- In-place Logic Obfuscation for Emerging Nonvolatile FPGAs -- Security Standards for Embedded Devices and Systems -- Conclusion. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Fundamentals of IP and SoC Security : Design, Verification, and Debug [documento electrónico] / Bhunia, Swarup, ; Ray, Sandip, ; Sur-Kolay, Susmita, . - 1 ed. . - [s.l.] : Springer, 2017 . - VI, 316 p. 105 ilustraciones, 52 ilustraciones en color.
ISBN : 978-3-319-50057-7
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Circuitos y sistemas electrónicos Arquitecturas de procesador Índice Dewey: 6.213.815 Resumen: Este libro trata sobre la seguridad en sistemas integrados y proporciona una referencia autorizada a todos los aspectos de la seguridad en diseños de sistema en chip (SoC). Los autores analizan cuestiones que van desde los requisitos de seguridad en los diseños de SoC, la definición de arquitecturas y opciones de diseño para aplicar y validar políticas de seguridad, hasta compensaciones y conflictos relacionados con requisitos de seguridad, funcionalidad y depuración. La cobertura también incluye estudios de casos de las "trincheras" de la práctica industrial actual en el diseño, implementación y validación de sistemas integrados críticos para la seguridad. Proporciona una referencia autorizada y un resumen de lo último en seguridad para sistemas integrados, IP de hardware y diseños de SoC; Adopta una visión "transversal" de la seguridad que interactúa con diferentes componentes de diseño y validación, como arquitectura, implementación, verificación y depuración, cada uno de los cuales impone compensaciones únicas; Incluye una descripción general de alto nivel, un análisis detallado de la implementación y estudios de casos relevantes sobre cuestiones de diseño/verificación/depuración relacionadas con la seguridad IP/SoC. . Nota de contenido: Introduction -- Security Validation -- SoC Security and Debug -- IP Trust: The Problem and Design/Validation based Solution -- Security of Crypto IP Core: Issues and Countermeasures -- PUF-Based Authentication -- FPGA-based IP and SoC Security -- Physical Unclonable Functions and Intellectual Property Protection Techniques -- A Systematic Approach to Fault-Attack Resistant Design -- Hardware Trojan Attacks and Countermeasures -- In-place Logic Obfuscation for Emerging Nonvolatile FPGAs -- Security Standards for Embedded Devices and Systems -- Conclusion. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Hardware IP Security and Trust Tipo de documento: documento electrónico Autores: Mishra, Prabhat, ; Bhunia, Swarup, ; Tehranipoor, Mark, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XII, 353 p. 131 ilustraciones, 78 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-49025-0 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Microprocesador Arquitecturas de procesador Seguridad de datos e información Criptología Arquitectura de Computadores Protección de datos Cifrado de datos (Informática) Criptografía Circuito electrónico Circuitos y sistemas electrónicos Índice Dewey: 6.213.815 Resumen: Este libro proporciona una descripción general de la metodología actual de diseño de sistema en chip (SoC) basada en propiedad intelectual (IP) y destaca cómo la seguridad de la IP puede verse comprometida en varias etapas del ciclo general de diseño, fabricación e implementación de SoC. Los lectores obtendrán una comprensión integral de las vulnerabilidades de seguridad de los diferentes tipos de IP. Este libro permitiría a los lectores superar estas vulnerabilidades a través de una combinación eficiente de contramedidas proactivas y soluciones de diseño para la seguridad, así como una amplia variedad de técnicas de validación y evaluación de confianza y seguridad IP. Este libro sirve como fuente única de referencia para diseñadores y profesionales de sistemas para el diseño de SoC seguros, confiables y dignos de confianza. Nota de contenido: Part I. Introduction -- Chapter 1.Security and Trust Vulnerabilities in Third-party IPs -- PArt II.Trust Analysis -- Chapter 2.Security Rule Check -- Chapter 3.Digital Circuit Vulnerabilities to Hardware Trojans -- Chapter 4.Code Coverage Analysis for IP Trust Verification -- Chapter 5.Analyzing Circuit Layout to Probing Attack -- Chapter 6.Testing of Side Channel Leakage of Cryptographic IPs: Metrics and Evaluations -- Part III -- Effective Countermeasures -- Chapter 7.Hardware Hardening Approaches using Camouflaging, Encryption and Obfuscation -- Chapter 8.A Novel Mutating Runtime Architecture for Embedding Multiple Countermeasures Against Passive Side Channel Attacks -- Part IV -- Chapter 9.Validation of IP Security and Trust -- Chapter 10.IP Trust Validation using Proof-carrying Hardware -- Chapter 11. Hardware Trust Verification -- Chapter 12.Verification of Unspecified IP Functionality -- Chapter 13.Verifying Security Properties in Modern SoCs using Instruction-level Abstractions -- Chapter 14. Test Generation for Detection of Malicious Parametric Variations -- Part V. Conclusions -- Chapter 15.The Future of Trustworthy SoC Design. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Hardware IP Security and Trust [documento electrónico] / Mishra, Prabhat, ; Bhunia, Swarup, ; Tehranipoor, Mark, . - 1 ed. . - [s.l.] : Springer, 2017 . - XII, 353 p. 131 ilustraciones, 78 ilustraciones en color.
ISBN : 978-3-319-49025-0
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Microprocesador Arquitecturas de procesador Seguridad de datos e información Criptología Arquitectura de Computadores Protección de datos Cifrado de datos (Informática) Criptografía Circuito electrónico Circuitos y sistemas electrónicos Índice Dewey: 6.213.815 Resumen: Este libro proporciona una descripción general de la metodología actual de diseño de sistema en chip (SoC) basada en propiedad intelectual (IP) y destaca cómo la seguridad de la IP puede verse comprometida en varias etapas del ciclo general de diseño, fabricación e implementación de SoC. Los lectores obtendrán una comprensión integral de las vulnerabilidades de seguridad de los diferentes tipos de IP. Este libro permitiría a los lectores superar estas vulnerabilidades a través de una combinación eficiente de contramedidas proactivas y soluciones de diseño para la seguridad, así como una amplia variedad de técnicas de validación y evaluación de confianza y seguridad IP. Este libro sirve como fuente única de referencia para diseñadores y profesionales de sistemas para el diseño de SoC seguros, confiables y dignos de confianza. Nota de contenido: Part I. Introduction -- Chapter 1.Security and Trust Vulnerabilities in Third-party IPs -- PArt II.Trust Analysis -- Chapter 2.Security Rule Check -- Chapter 3.Digital Circuit Vulnerabilities to Hardware Trojans -- Chapter 4.Code Coverage Analysis for IP Trust Verification -- Chapter 5.Analyzing Circuit Layout to Probing Attack -- Chapter 6.Testing of Side Channel Leakage of Cryptographic IPs: Metrics and Evaluations -- Part III -- Effective Countermeasures -- Chapter 7.Hardware Hardening Approaches using Camouflaging, Encryption and Obfuscation -- Chapter 8.A Novel Mutating Runtime Architecture for Embedding Multiple Countermeasures Against Passive Side Channel Attacks -- Part IV -- Chapter 9.Validation of IP Security and Trust -- Chapter 10.IP Trust Validation using Proof-carrying Hardware -- Chapter 11. Hardware Trust Verification -- Chapter 12.Verification of Unspecified IP Functionality -- Chapter 13.Verifying Security Properties in Modern SoCs using Instruction-level Abstractions -- Chapter 14. Test Generation for Detection of Malicious Parametric Variations -- Part V. Conclusions -- Chapter 15.The Future of Trustworthy SoC Design. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Hardware Protection through Obfuscation Tipo de documento: documento electrónico Autores: Forte, Domenic, ; Bhunia, Swarup, ; Tehranipoor, Mark M., Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2017 Número de páginas: XII, 349 p. 148 ilustraciones, 121 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-49019-9 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Cifrado de datos (Informática) Circuito electrónico Microprocesador Arquitectura de Computadores Criptografía Circuitos y sistemas electrónicos Arquitecturas de procesador Criptología Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores las diversas amenazas a las que se enfrentan durante el diseño y la fabricación de los circuitos integrados (CI) y los sistemas actuales. Los autores analizan cuestiones clave, como la fabricación ilegal de CI o "sobreproducción de CI", la inserción de circuitos maliciosos, conocidos como "troyanos de hardware", que provocan un mal funcionamiento del chip o del sistema en campo, y la ingeniería inversa y la piratería de la propiedad intelectual (PI) del hardware. Los autores ofrecen un análisis oportuno de estas amenazas, junto con técnicas de protección de CI basadas en la ofuscación de hardware, que hace que la ingeniería inversa de un diseño de CI sea inviable para adversarios y partes no confiables con una cantidad razonable de recursos. Este estudio exhaustivo incluye una revisión de los métodos de ofuscación de hardware desarrollados en cada nivel de abstracción (RTL, compuerta y diseño) para la fabricación convencional de CI, nuevas formas de ofuscación para las estrategias de integración emergentes (fabricación dividida, CI 2.5D y CI 3D) y la infraestructura en chip necesaria para el intercambio seguro de claves de ofuscación, posiblemente el elemento más crítico de la ofuscación de hardware. Nota de contenido: Part 1: Hardware Obfuscation Preliminaries -- Introduction to Hardware Obfuscation: Motivation, Methods and Evaluation -- VLSI Test and Hardware Security Background for Hardware Obfuscation -- Part 2: Logic-based Hardware Obfuscation -- Logic Encryption -- Gate Camouflaging-based Obfuscation -- Permutation-Based Obfuscation -- Protection of Assets from Scan Chain Vulnerabilities through Obfuscation -- Part 3: Finite State Machine (FSM) Based Hardware Obfuscation -- Active Hardware Metering by Finite State Machine Obfuscation -- State Space Obfuscation and its Application in Hardware Intellectual Property Protection -- Structural Transformation-based Obfuscation -- Part 4: Hardware Obfuscation Based on Emerging Integration Approaches -- Part IV Hardware Obfuscation Based on Emerging Integration Approaches -- Split Manufacturing -- Obfuscated Built-in Self Authentication -- 3D/2.5D IC based Obfuscation -- Part 5: Other Hardware Obfuscation Building Blocks -- Obfuscation and Encryption for Securing Semiconductor Supply Chain. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Hardware Protection through Obfuscation [documento electrónico] / Forte, Domenic, ; Bhunia, Swarup, ; Tehranipoor, Mark M., . - 1 ed. . - [s.l.] : Springer, 2017 . - XII, 349 p. 148 ilustraciones, 121 ilustraciones en color.
ISBN : 978-3-319-49019-9
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Cifrado de datos (Informática) Circuito electrónico Microprocesador Arquitectura de Computadores Criptografía Circuitos y sistemas electrónicos Arquitecturas de procesador Criptología Índice Dewey: 6.213.815 Resumen: Este libro presenta a los lectores las diversas amenazas a las que se enfrentan durante el diseño y la fabricación de los circuitos integrados (CI) y los sistemas actuales. Los autores analizan cuestiones clave, como la fabricación ilegal de CI o "sobreproducción de CI", la inserción de circuitos maliciosos, conocidos como "troyanos de hardware", que provocan un mal funcionamiento del chip o del sistema en campo, y la ingeniería inversa y la piratería de la propiedad intelectual (PI) del hardware. Los autores ofrecen un análisis oportuno de estas amenazas, junto con técnicas de protección de CI basadas en la ofuscación de hardware, que hace que la ingeniería inversa de un diseño de CI sea inviable para adversarios y partes no confiables con una cantidad razonable de recursos. Este estudio exhaustivo incluye una revisión de los métodos de ofuscación de hardware desarrollados en cada nivel de abstracción (RTL, compuerta y diseño) para la fabricación convencional de CI, nuevas formas de ofuscación para las estrategias de integración emergentes (fabricación dividida, CI 2.5D y CI 3D) y la infraestructura en chip necesaria para el intercambio seguro de claves de ofuscación, posiblemente el elemento más crítico de la ofuscación de hardware. Nota de contenido: Part 1: Hardware Obfuscation Preliminaries -- Introduction to Hardware Obfuscation: Motivation, Methods and Evaluation -- VLSI Test and Hardware Security Background for Hardware Obfuscation -- Part 2: Logic-based Hardware Obfuscation -- Logic Encryption -- Gate Camouflaging-based Obfuscation -- Permutation-Based Obfuscation -- Protection of Assets from Scan Chain Vulnerabilities through Obfuscation -- Part 3: Finite State Machine (FSM) Based Hardware Obfuscation -- Active Hardware Metering by Finite State Machine Obfuscation -- State Space Obfuscation and its Application in Hardware Intellectual Property Protection -- Structural Transformation-based Obfuscation -- Part 4: Hardware Obfuscation Based on Emerging Integration Approaches -- Part IV Hardware Obfuscation Based on Emerging Integration Approaches -- Split Manufacturing -- Obfuscated Built-in Self Authentication -- 3D/2.5D IC based Obfuscation -- Part 5: Other Hardware Obfuscation Building Blocks -- Obfuscation and Encryption for Securing Semiconductor Supply Chain. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : The Hardware Trojan War : Attacks, Myths, and Defenses Tipo de documento: documento electrónico Autores: Bhunia, Swarup, ; Tehranipoor, Mark M., Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2018 Número de páginas: VIII, 389 p. 189 ilustraciones, 154 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-68511-3 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Protección de datos Criptografía Cifrado de datos (Informática) Electrónica Ordenadores Circuitos y sistemas electrónicos Seguridad de datos e información Criptología Electrónica y Microelectrónica Instrumentación Rendimiento y confiabilidad del hardware Índice Dewey: 6.213.815 Resumen: Este libro, por primera vez, brinda una cobertura integral sobre la modificación maliciosa de hardware electrónico, también conocida como ataques troyanos de hardware, destacando la evolución de la amenaza, las diferentes modalidades de ataque, los desafíos y la diversa gama de enfoques de defensa. Desmiente los mitos asociados con los ataques de troyanos al hardware y presenta un espacio de ataque práctico en el ámbito de los modelos y prácticas comerciales actuales. Cubre la amenaza de ataques troyanos de hardware para todas las superficies de ataque; presenta modelos, tipos y escenarios de ataque; analiza las métricas de confianza; presenta diferentes formas de enfoques de protección, tanto proactivos como reactivos; proporciona información sobre las prácticas industriales actuales; y, finalmente, describe modos de ataque emergentes, defensas y vías de investigación futuras. Nota de contenido: Part I. Hardware Trojan Preliminaries -- Chapter 1.Introduction -- Chapter 2.Introduction to Hardware Trojans -- Part II. Hardware Trojan attacks: Threat Analysis -- Chapter 3.Hardware Trojan Attacks in SoC and NoC -- Chapter 4. Hardware IP Trust -- Chapter 5. Hardware Trojans in Analog, Mixed-Signal and RF ICs -- Chapter 6. Hardware Trojans and Piracy of PCBs -- Part III. Detection-Logic Testing -- Chapter 7. Logic Testing for Hardware Trojan Detection -- Chapter 8. Formal Approaches to Hardware Trust Verification -- Chapter 9. Golden-free Trojan Detection -- Part IV-Detection-Side Channel analysis -- Chapter 10. Detecting Hardware Trojans using Delay Analysis -- Chapter 11. Reverse-Engineering Based Hardware Trojan Detection -- Part VI. Emerging Trent, Inductrial Practices, New Attacks -- Chapter 15. Hardware Trust in Industrial SoC Designs: Practice and Challenges -- Chapter 16.Conclusion and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i The Hardware Trojan War : Attacks, Myths, and Defenses [documento electrónico] / Bhunia, Swarup, ; Tehranipoor, Mark M., . - 1 ed. . - [s.l.] : Springer, 2018 . - VIII, 389 p. 189 ilustraciones, 154 ilustraciones en color.
ISBN : 978-3-319-68511-3
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Protección de datos Criptografía Cifrado de datos (Informática) Electrónica Ordenadores Circuitos y sistemas electrónicos Seguridad de datos e información Criptología Electrónica y Microelectrónica Instrumentación Rendimiento y confiabilidad del hardware Índice Dewey: 6.213.815 Resumen: Este libro, por primera vez, brinda una cobertura integral sobre la modificación maliciosa de hardware electrónico, también conocida como ataques troyanos de hardware, destacando la evolución de la amenaza, las diferentes modalidades de ataque, los desafíos y la diversa gama de enfoques de defensa. Desmiente los mitos asociados con los ataques de troyanos al hardware y presenta un espacio de ataque práctico en el ámbito de los modelos y prácticas comerciales actuales. Cubre la amenaza de ataques troyanos de hardware para todas las superficies de ataque; presenta modelos, tipos y escenarios de ataque; analiza las métricas de confianza; presenta diferentes formas de enfoques de protección, tanto proactivos como reactivos; proporciona información sobre las prácticas industriales actuales; y, finalmente, describe modos de ataque emergentes, defensas y vías de investigación futuras. Nota de contenido: Part I. Hardware Trojan Preliminaries -- Chapter 1.Introduction -- Chapter 2.Introduction to Hardware Trojans -- Part II. Hardware Trojan attacks: Threat Analysis -- Chapter 3.Hardware Trojan Attacks in SoC and NoC -- Chapter 4. Hardware IP Trust -- Chapter 5. Hardware Trojans in Analog, Mixed-Signal and RF ICs -- Chapter 6. Hardware Trojans and Piracy of PCBs -- Part III. Detection-Logic Testing -- Chapter 7. Logic Testing for Hardware Trojan Detection -- Chapter 8. Formal Approaches to Hardware Trust Verification -- Chapter 9. Golden-free Trojan Detection -- Part IV-Detection-Side Channel analysis -- Chapter 10. Detecting Hardware Trojans using Delay Analysis -- Chapter 11. Reverse-Engineering Based Hardware Trojan Detection -- Part VI. Emerging Trent, Inductrial Practices, New Attacks -- Chapter 15. Hardware Trust in Industrial SoC Designs: Practice and Challenges -- Chapter 16.Conclusion and Future Work. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
Título : Security Policy in System-on-Chip Designs : Specification, Implementation and Verification Tipo de documento: documento electrónico Autores: Ray, Sandip, Autor ; Basak, Abhishek, Autor ; Bhunia, Swarup, Autor Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2019 Número de páginas: IX, 116 p. 30 ilustraciones en color. ISBN/ISSN/DL: 978-3-319-93464-8 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro ofrece a los lectores una cobertura completa de la especificación de políticas de seguridad utilizando nuevos lenguajes de políticas, la implementación de políticas de seguridad en Systems-on-Chip (SoC), práctica industrial actual, así como enfoques emergentes para diseñar políticas de seguridad de SoC y verificación de políticas de seguridad. Los autores se centran en una arquitectura de seguridad prometedora para implementar políticas de seguridad, que satisfaga los objetivos de flexibilidad, verificación y capacidad de actualización desde cero, incluido un bloque de hardware plug-and-play en el que se incluyen todas las implementaciones de políticas. Utilizando esta arquitectura, analizan las ramificaciones del diseño de políticas de seguridad de SoC, incluidos los efectos sobre las propiedades no funcionales (potencia/rendimiento), depuración, validación y actualización. Los autores también describen un enfoque sistemático para la "parche de hardware", es decir, actualizar las implementaciones de hardware de los requisitos de seguridad de forma segura y confiable en el campo, satisfaciendo una necesidad crítica de diversos dispositivos de Internet de las cosas (IoT). Proporciona una cobertura integral de los requisitos de seguridad de SoC, políticas de seguridad, lenguajes y arquitectura de seguridad para dispositivos informáticos actuales y emergentes; Derriba mitos y ambigüedades en las implementaciones de políticas de seguridad de SoC y proporciona un tratamiento riguroso del tema; Demuestra un enfoque riguroso, paso a paso, para desarrollar una diversidad de políticas de seguridad de SoC; Introduce un enfoque riguroso y disciplinado para la "parche de hardware", es decir, una técnica segura para actualizar la funcionalidad del hardware de los dispositivos informáticos en el campo; Incluye discusión sobre enfoques actuales y emergentes para la verificación de políticas de seguridad. Nota de contenido: Chapter1: SoC Security Policies: The State of the Practice -- Chapter2: E-IIPS: A Centralized Policy Implementation Architecture -- Chapter3: Exploiting Design-for-Debug in SoC Security Policy Architecture -- Chapter4: Security Assurance in SoC in presence of Untrusted IP Blocks -- Chapter5: A Move Towards a Hardware Patch -- Chapter6: SoC Security Policy Verification -- Chapter7: SoC Security Policies: Summary and Future Directions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i Security Policy in System-on-Chip Designs : Specification, Implementation and Verification [documento electrónico] / Ray, Sandip, Autor ; Basak, Abhishek, Autor ; Bhunia, Swarup, Autor . - 1 ed. . - [s.l.] : Springer, 2019 . - IX, 116 p. 30 ilustraciones en color.
ISBN : 978-3-319-93464-8
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: Circuitos electrónicos Microprocesadores Arquitectura de Computadores Electrónica Circuitos y sistemas electrónicos Arquitecturas de procesador Electrónica y Microelectrónica Instrumentación Índice Dewey: 6.213.815 Resumen: Este libro ofrece a los lectores una cobertura completa de la especificación de políticas de seguridad utilizando nuevos lenguajes de políticas, la implementación de políticas de seguridad en Systems-on-Chip (SoC), práctica industrial actual, así como enfoques emergentes para diseñar políticas de seguridad de SoC y verificación de políticas de seguridad. Los autores se centran en una arquitectura de seguridad prometedora para implementar políticas de seguridad, que satisfaga los objetivos de flexibilidad, verificación y capacidad de actualización desde cero, incluido un bloque de hardware plug-and-play en el que se incluyen todas las implementaciones de políticas. Utilizando esta arquitectura, analizan las ramificaciones del diseño de políticas de seguridad de SoC, incluidos los efectos sobre las propiedades no funcionales (potencia/rendimiento), depuración, validación y actualización. Los autores también describen un enfoque sistemático para la "parche de hardware", es decir, actualizar las implementaciones de hardware de los requisitos de seguridad de forma segura y confiable en el campo, satisfaciendo una necesidad crítica de diversos dispositivos de Internet de las cosas (IoT). Proporciona una cobertura integral de los requisitos de seguridad de SoC, políticas de seguridad, lenguajes y arquitectura de seguridad para dispositivos informáticos actuales y emergentes; Derriba mitos y ambigüedades en las implementaciones de políticas de seguridad de SoC y proporciona un tratamiento riguroso del tema; Demuestra un enfoque riguroso, paso a paso, para desarrollar una diversidad de políticas de seguridad de SoC; Introduce un enfoque riguroso y disciplinado para la "parche de hardware", es decir, una técnica segura para actualizar la funcionalidad del hardware de los dispositivos informáticos en el campo; Incluye discusión sobre enfoques actuales y emergentes para la verificación de políticas de seguridad. Nota de contenido: Chapter1: SoC Security Policies: The State of the Practice -- Chapter2: E-IIPS: A Centralized Policy Implementation Architecture -- Chapter3: Exploiting Design-for-Debug in SoC Security Policy Architecture -- Chapter4: Security Assurance in SoC in presence of Untrusted IP Blocks -- Chapter5: A Move Towards a Hardware Patch -- Chapter6: SoC Security Policy Verification -- Chapter7: SoC Security Policies: Summary and Future Directions. En línea: https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Link: https://biblioteca.umanizales.edu.co/ils/opac_css/index.php?lvl=notice_display&i
