TÃtulo : |
Enhanced Virtual Prototyping : Featuring RISC-V Case Studies |
Tipo de documento: |
documento electrónico |
Autores: |
Herdt, Vladimir, ; Große, Daniel, ; Drechsler, Rolf, |
Mención de edición: |
1 ed. |
Editorial: |
[s.l.] : Springer |
Fecha de publicación: |
2021 |
Número de páginas: |
XXI, 247 p. 90 ilustraciones, 75 ilustraciones en color. |
ISBN/ISSN/DL: |
978-3-030-54828-5 |
Nota general: |
Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. |
Palabras clave: |
Circuitos electrónicos Sistemas informáticos integrados Objetos cooperantes (Sistemas informáticos) Circuitos y sistemas electrónicos Sistemas embebidos Sistemas ciberfÃsicos |
Clasificación: |
|
Resumen: |
Este libro presenta un conjunto completo de técnicas que mejoran todos los aspectos clave de un flujo de diseño moderno basado en un prototipo virtual (VP). Los autores enfatizan los métodos de verificación formal automatizados, asà como técnicas avanzadas de prueba y análisis guiados por cobertura, diseñadas para VP basados ​​​​en SystemC y también para el software (SW) asociado. La cobertura también incluye técnicas de modelado de VP que manejan aspectos funcionales y no funcionales y también describe análisis de correspondencia entre el nivel de hardware y VP para utilizar la información disponible en diferentes niveles de abstracción. Todos los enfoques se analizan en detalle y se evalúan exhaustivamente, utilizando varios experimentos para demostrar su eficacia para mejorar el flujo de diseño basado en VP. Además, el libro se centra especialmente en el moderno RISC-V ISA, con varios estudios de casos que cubren el modelado y los aspectos de verificación de VP y SW. Proporciona un conjunto completo de técnicas para mejorar todos los aspectos clave de un flujo de diseño basado en un prototipo virtual (VP). Incluye métodos de verificación formal automatizados y técnicas avanzadas de prueba guiadas por cobertura, diseñadas para VP basados ​​en SystemC. Describe métodos eficientes de generación de pruebas guiadas por cobertura para Análisis y verificación de software (SW) funcional y no funcional basado en VP. Incluye análisis de correspondencia para utilizar información entre diferentes niveles de abstracción en el flujo de diseño. Utiliza varios estudios de casos de verificación de VP y SW dirigidos al moderno RISC-V ISA. |
Nota de contenido: |
Introduction -- Preliminaries -- An Open-Source RISC-V Evaluation Platform -- Formal Verification of SystemC-based Designs using Symbolic Simulation -- Coverage-guided Testing for Scalable Virtual Prototype Verification -- Verification of Embedded Software Binaries using Virtual Prototypes -- Validation of Firmware-Based Power Management using Virtual Prototypes -- Register-Transfer Level Correspondence Analysis -- Conclusion -- Index. |
Enlace de acceso : |
https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] |
Enhanced Virtual Prototyping : Featuring RISC-V Case Studies [documento electrónico] / Herdt, Vladimir, ; Große, Daniel, ; Drechsler, Rolf, . - 1 ed. . - [s.l.] : Springer, 2021 . - XXI, 247 p. 90 ilustraciones, 75 ilustraciones en color. ISBN : 978-3-030-54828-5 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos.
Palabras clave: |
Circuitos electrónicos Sistemas informáticos integrados Objetos cooperantes (Sistemas informáticos) Circuitos y sistemas electrónicos Sistemas embebidos Sistemas ciberfÃsicos |
Clasificación: |
|
Resumen: |
Este libro presenta un conjunto completo de técnicas que mejoran todos los aspectos clave de un flujo de diseño moderno basado en un prototipo virtual (VP). Los autores enfatizan los métodos de verificación formal automatizados, asà como técnicas avanzadas de prueba y análisis guiados por cobertura, diseñadas para VP basados ​​​​en SystemC y también para el software (SW) asociado. La cobertura también incluye técnicas de modelado de VP que manejan aspectos funcionales y no funcionales y también describe análisis de correspondencia entre el nivel de hardware y VP para utilizar la información disponible en diferentes niveles de abstracción. Todos los enfoques se analizan en detalle y se evalúan exhaustivamente, utilizando varios experimentos para demostrar su eficacia para mejorar el flujo de diseño basado en VP. Además, el libro se centra especialmente en el moderno RISC-V ISA, con varios estudios de casos que cubren el modelado y los aspectos de verificación de VP y SW. Proporciona un conjunto completo de técnicas para mejorar todos los aspectos clave de un flujo de diseño basado en un prototipo virtual (VP). Incluye métodos de verificación formal automatizados y técnicas avanzadas de prueba guiadas por cobertura, diseñadas para VP basados ​​en SystemC. Describe métodos eficientes de generación de pruebas guiadas por cobertura para Análisis y verificación de software (SW) funcional y no funcional basado en VP. Incluye análisis de correspondencia para utilizar información entre diferentes niveles de abstracción en el flujo de diseño. Utiliza varios estudios de casos de verificación de VP y SW dirigidos al moderno RISC-V ISA. |
Nota de contenido: |
Introduction -- Preliminaries -- An Open-Source RISC-V Evaluation Platform -- Formal Verification of SystemC-based Designs using Symbolic Simulation -- Coverage-guided Testing for Scalable Virtual Prototype Verification -- Verification of Embedded Software Binaries using Virtual Prototypes -- Validation of Firmware-Based Power Management using Virtual Prototypes -- Register-Transfer Level Correspondence Analysis -- Conclusion -- Index. |
Enlace de acceso : |
https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] |
|  |