Enhanced Virtual Prototyping / Herdt, Vladimir  

Público ISBD Ningún comentario para este registro. Título : Enhanced Virtual Prototyping : Featuring RISC-V Case Studies Tipo de documento: documento electrónico Autores: Herdt, Vladimir, ; Große, Daniel, ; Drechsler, Rolf, Mención de edición: 1 ed. Editorial: [s.l.] : Springer Fecha de publicación: 2021 Número de páginas: XXI, 247 p. 90 ilustraciones, 75 ilustraciones en color. ISBN/ISSN/DL: 978-3-030-54828-5 Nota general: Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Sistemas informáticos integrados  Objetos cooperantes (Sistemas informáticos)  Circuitos y sistemas electrónicos  Sistemas embebidos  Sistemas ciberfísicos Clasificación: 6.213.815 Resumen: Este libro presenta un conjunto completo de técnicas que mejoran todos los aspectos clave de un flujo de diseño moderno basado en un prototipo virtual (VP). Los autores enfatizan los métodos de verificación formal automatizados, así como técnicas avanzadas de prueba y análisis guiados por cobertura, diseñadas para VP basados ​​​​en SystemC y también para el software (SW) asociado. La cobertura también incluye técnicas de modelado de VP que manejan aspectos funcionales y no funcionales y también describe análisis de correspondencia entre el nivel de hardware y VP para utilizar la información disponible en diferentes niveles de abstracción. Todos los enfoques se analizan en detalle y se evalúan exhaustivamente, utilizando varios experimentos para demostrar su eficacia para mejorar el flujo de diseño basado en VP. Además, el libro se centra especialmente en el moderno RISC-V ISA, con varios estudios de casos que cubren el modelado y los aspectos de verificación de VP y SW. Proporciona un conjunto completo de técnicas para mejorar todos los aspectos clave de un flujo de diseño basado en un prototipo virtual (VP). Incluye métodos de verificación formal automatizados y técnicas avanzadas de prueba guiadas por cobertura, diseñadas para VP basados ​​en SystemC. Describe métodos eficientes de generación de pruebas guiadas por cobertura para Análisis y verificación de software (SW) funcional y no funcional basado en VP. Incluye análisis de correspondencia para utilizar información entre diferentes niveles de abstracción en el flujo de diseño. Utiliza varios estudios de casos de verificación de VP y SW dirigidos al moderno RISC-V ISA. Nota de contenido: Introduction -- Preliminaries -- An Open-Source RISC-V Evaluation Platform -- Formal Verification of SystemC-based Designs using Symbolic Simulation -- Coverage-guided Testing for Scalable Virtual Prototype Verification -- Verification of Embedded Software Binaries using Virtual Prototypes -- Validation of Firmware-Based Power Management using Virtual Prototypes -- Register-Transfer Level Correspondence Analysis -- Conclusion -- Index. Tipo de medio : Computadora Summary : This book presents a comprehensive set of techniques that enhance all key aspects of a modern Virtual Prototype (VP)-based design flow. The authors emphasize automated formal verification methods, as well as advanced coverage-guided analysis and testing techniques, tailored for SystemC-based VPs and also the associated Software (SW). Coverage also includes VP modeling techniques that handle functional as well as non-functional aspects and also describes correspondence analyses between the Hardware- and VP-level to utilize information available at different levels of abstraction. All approaches are discussed in detail and are evaluated extensively, using several experiments to demonstrate their effectiveness in enhancing the VP-based design flow. Furthermore, the book puts a particular focus on the modern RISC-V ISA, with several case-studies covering modeling as well as VP and SW verification aspects. Provides a comprehensive set of techniques to enhance all key aspectsof a Virtual Prototype (VP)-based design flow Includes automated formal verification methods and advanced coverage-guided testing techniques, tailored for SystemC-based VPs Describes efficient, coverage-guided test generation methods for VP-based functional and non-functional software (SW) analysis and verification Includes correspondence analyses to utilize information between different abstraction levels in the design flow Uses several VP and SW verification case-studies that target the modern RISC-V ISA. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...] Enhanced Virtual Prototyping : Featuring RISC-V Case Studies [documento electrónico] / Herdt, Vladimir, ; Große, Daniel, ; Drechsler, Rolf,  . -  1 ed.  . - [s.l.] : Springer, 2021 . - XXI, 247 p. 90 ilustraciones, 75 ilustraciones en color. ISBN : 978-3-030-54828-5 Libro disponible en la plataforma SpringerLink. Descarga y lectura en formatos PDF, HTML y ePub. Descarga completa o por capítulos. Idioma : Inglés (eng) Palabras clave: Circuitos electrónicos  Sistemas informáticos integrados  Objetos cooperantes (Sistemas informáticos)  Circuitos y sistemas electrónicos  Sistemas embebidos  Sistemas ciberfísicos Clasificación: 6.213.815 Resumen: Este libro presenta un conjunto completo de técnicas que mejoran todos los aspectos clave de un flujo de diseño moderno basado en un prototipo virtual (VP). Los autores enfatizan los métodos de verificación formal automatizados, así como técnicas avanzadas de prueba y análisis guiados por cobertura, diseñadas para VP basados ​​​​en SystemC y también para el software (SW) asociado. La cobertura también incluye técnicas de modelado de VP que manejan aspectos funcionales y no funcionales y también describe análisis de correspondencia entre el nivel de hardware y VP para utilizar la información disponible en diferentes niveles de abstracción. Todos los enfoques se analizan en detalle y se evalúan exhaustivamente, utilizando varios experimentos para demostrar su eficacia para mejorar el flujo de diseño basado en VP. Además, el libro se centra especialmente en el moderno RISC-V ISA, con varios estudios de casos que cubren el modelado y los aspectos de verificación de VP y SW. Proporciona un conjunto completo de técnicas para mejorar todos los aspectos clave de un flujo de diseño basado en un prototipo virtual (VP). Incluye métodos de verificación formal automatizados y técnicas avanzadas de prueba guiadas por cobertura, diseñadas para VP basados ​​en SystemC. Describe métodos eficientes de generación de pruebas guiadas por cobertura para Análisis y verificación de software (SW) funcional y no funcional basado en VP. Incluye análisis de correspondencia para utilizar información entre diferentes niveles de abstracción en el flujo de diseño. Utiliza varios estudios de casos de verificación de VP y SW dirigidos al moderno RISC-V ISA. Nota de contenido: Introduction -- Preliminaries -- An Open-Source RISC-V Evaluation Platform -- Formal Verification of SystemC-based Designs using Symbolic Simulation -- Coverage-guided Testing for Scalable Virtual Prototype Verification -- Verification of Embedded Software Binaries using Virtual Prototypes -- Validation of Firmware-Based Power Management using Virtual Prototypes -- Register-Transfer Level Correspondence Analysis -- Conclusion -- Index. Tipo de medio : Computadora Summary : This book presents a comprehensive set of techniques that enhance all key aspects of a modern Virtual Prototype (VP)-based design flow. The authors emphasize automated formal verification methods, as well as advanced coverage-guided analysis and testing techniques, tailored for SystemC-based VPs and also the associated Software (SW). Coverage also includes VP modeling techniques that handle functional as well as non-functional aspects and also describes correspondence analyses between the Hardware- and VP-level to utilize information available at different levels of abstraction. All approaches are discussed in detail and are evaluated extensively, using several experiments to demonstrate their effectiveness in enhancing the VP-based design flow. Furthermore, the book puts a particular focus on the modern RISC-V ISA, with several case-studies covering modeling as well as VP and SW verification aspects. Provides a comprehensive set of techniques to enhance all key aspectsof a Virtual Prototype (VP)-based design flow Includes automated formal verification methods and advanced coverage-guided testing techniques, tailored for SystemC-based VPs Describes efficient, coverage-guided test generation methods for VP-based functional and non-functional software (SW) analysis and verification Includes correspondence analyses to utilize information between different abstraction levels in the design flow Uses several VP and SW verification case-studies that target the modern RISC-V ISA. Enlace de acceso : https://link-springer-com.biblioproxy.umanizales.edu.co/referencework/10.1007/97 [...]

---

1 (1 - 1 / 1) Ver por página : 25 50 100 200